国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2015140946) 半導体記憶装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/140946 国際出願番号: PCT/JP2014/057438
国際公開日: 24.09.2015 国際出願日: 19.03.2014
IPC:
G11C 13/00 (2006.01) ,G11C 11/15 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
13
11/00,23/00,または25/00に包含されない記憶素子の使用によって特徴づけられたデジタル記憶装置
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
02
磁気的素子を用いるもの
14
薄膜素子を用いるもの
15
多層の磁性層を用いるもの
出願人:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
発明者:
黒土 健三 KUROTSUCHI Kenzo; JP
笹子 佳孝 SASAGO Yoshitaka; JP
半澤 悟 HANZAWA Satoru; JP
代理人:
井上 学 INOUE Manabu; 東京都千代田区丸の内一丁目6番1号 株式会社日立製作所内 c/o HITACHI, LTD., 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008220, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF D’ENREGISTREMENT SEMI-CONDUCTEUR
(JA) 半導体記憶装置
要約:
(EN) A semiconductor device is provided with a plurality of memory chains which each comprise a plurality of memory cells that are serially connected, wherein: the memory cells are storage elements that each perform rewriting using a cell transistor and current; the memory chain comprises a structure in which the storage elements are connected in parallel; the power supply voltage and the ground voltage are supplied from the outside; and voltage used for rewriting the storage elements is lower than the ground voltage. As a result, it is possible to achieve a semiconductor storage device of high reliability, and in addition, it is possible to achieve a semiconductor storage device which is of large capacity, which can perform reading and writing at high speed, and which can be manufactured at low cost.
(FR) L’invention concerne un dispositif semi-conducteur qui comporte une pluralité de chaînes de mémoire qui comprennent chacune une pluralité de cellules mémoires qui sont connectées en série, les cellules mémoires étant des éléments d’enregistrement qui procèdent chacun à une réécriture au moyen d’un transistor de cellule et de courant ; la chaîne de mémoire comprenant une structure dans laquelle les éléments d’enregistrement sont connectés en parallèle ; la tension d’alimentation électrique et la tension de masse provenant de l’extérieur ; et la tension servant à récrire les éléments d’enregistrement étant inférieure à la tension de masse. Par conséquent, il est possible de réaliser un dispositif d’enregistrement semi-conducteur de haute fiabilité, et de plus, il est possible d’obtenir un dispositif d’enregistrement semi-conducteur qui présente une grande capacité, et qui peut procéder à la lecture et à l’écriture à grande vitesse, et qui peut être fabriqué à faible coût.
(JA)  直列に接続された複数のメモリセルを含む複数のメモリチェーンを備え、前記メモリセルは、セルトランジスタと電流により書き換えを行う記憶素子であり、前記メモリチェーンは、該記憶素子が並列に接続された構造からなり、電源電圧とグランド電圧が外部から供給されており、前記記憶素子の書き換えに用いる電圧が前記グランド電圧より低い半導体記憶装置を用いることにより、信頼性の高い半導体記憶装置が実現でき、また、大容量かつ高速にリード、ライトできる低コストで製造可能な半導体記憶装置を実現することができる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
Also published as:
US20170092355