国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015137420) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/137420 国際出願番号: PCT/JP2015/057218
国際公開日: 17.09.2015 国際出願日: 11.03.2015
IPC:
H01L 29/78 (2006.01) ,H01L 21/28 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/12 (2006.01) ,H01L 29/417 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28
21/20~21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
12
構成材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
41
その形状,相対的大きさまたは配置に特徴のあるもの
417
整流,増幅またはスイッチされる電流を流すもの
出願人:
富士電機株式会社 FUJI ELECTRIC CO., LTD. [JP/JP]; 神奈川県川崎市川崎区田辺新田1番1号 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
独立行政法人産業技術総合研究所 NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY [JP/JP]; 東京都千代田区霞が関1丁目3番1号 3-1, Kasumigaseki 1-chome, Chiyoda-ku, Tokyo 1008921, JP
発明者:
須ヶ原 紀之 SUGAHARA, Yoshiyuki; JP
堤 岳志 TSUTSUMI, Takashi; JP
巻渕 陽一 MAKIFUCHI, Youichi; JP
荒岡 幹 ARAOKA, Tsuyoshi; JP
福田 憲司 FUKUDA, Kenji; JP
原田 信介 HARADA, Shinsuke; JP
岡本 光央 OKAMOTO, Mitsuo; JP
代理人:
酒井 昭徳 SAKAI, Akinori; JP
優先権情報:
2014-04822711.03.2014JP
発明の名称: (EN) METHOD FOR PRODUCING SILICON CARBIDE SEMICONDUCTOR DEVICE, AND SILICON CARBIDE SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET DISPOSITIF SEMI-CONDUCTEUR AU CARBURE DE SILICIUM
(JA) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
要約:
(EN) This silicon carbide semiconductor device has: an n+ silicon carbide substrate (1); an n silicon carbide epitaxial layer (2); a p+ base region (3) selectively formed on the surface layer of the n silicon carbide epitaxial layer (2); an n+ source region (6) selectively formed inside the p+ base region (3); a TiN film (11) and an Ni film (12) which function as a source electrode and are formed so as to be electrically connected to the n+ source region (6); a gate insulating film (8) formed on the surface of the p+ base region (3) section which is sandwiched between the n silicon carbide epitaxial layer (2) and the n+ source region (6); a gate electrode (9) formed on the gate insulating film (8); a drain electrode formed on the rear-surface side of the n+ silicon carbide substrate (1); and semiconductor-device metal wiring formed from an aluminum material connected to the TiN film (11) and Ni film (12) functioning as the source electrode, and then subjected to low-temperature nitrogen annealing after formation thereof. As a result, the silicon carbide semiconductor device is capable of suppressing a decrease in threshold voltage even when a negative voltage is applied to the gate at a high temperature.
(FR) L'invention porte sur un dispositif semi-conducteur au carbure de silicium qui possède : un substrat au carbure de silicium n+ (1) ; une couche épitaxiale au carbure de silicium n (2) ; une région de base p+ (3) sélectivement formée sur la couche de surface de la couche épitaxiale au carbure de silicium n (2) ; une région source n+ (6) sélectivement formée à l'intérieur de la région de base p+ (3) ; un film de TiN (11) et un film de Ni (12) qui fonctionnent comme une électrode source et sont formés de manière à être électriquement connectés à la région source n+ (6) ; un film d'isolation de grille (8) formé sur la surface de la section de région de base p+ (3) qui est prise en sandwich entre la couche épitaxiale au carbure de silicium n (2) et la région source n+ (6) ; une électrode de grille (9) formée sur le film d'isolation de grille (8) ; une électrode de drain formée sur le côté de surface arrière du substrat au carbure de silicium n+ (1) ; et un câblage métallique de dispositif semi-conducteur formé à partir d'un matériau d'aluminium relié au film de TiN (11) et au film de Ni (12) fonctionnant comme l'électrode source, et ensuite soumis à un recuit sous azote à basse température après formation de ce dernier. En conséquence, le dispositif semi-conducteur au carbure de silicium est apte à supprimer une diminution de tension de seuil même lorsqu'une tension négative est appliquée sur la grille à une température élevée.
(JA)  n+型炭化珪素基板(1)と、n型炭化珪素エピタキシャル層(2)と、n型炭化珪素エピタキシャル層(2)の表面層に選択的に形成されたp+型ベース領域(3)と、p+型ベース領域(3)内に選択的に生成されたn+型ソース領域(6)と、n+型ソース領域(6)に電気的に接続して形成されたソース電極としてのTiN膜(11)およびNi膜(12)と、p+型ベース領域(3)の、n型炭化珪素エピタキシャル層(2)とn+型ソース領域(6)とに挟まれた部分の表面上に形成されたゲート絶縁膜(8)と、ゲート絶縁膜(8)上に形成されたゲート電極(9)と、n+型炭化珪素基板(1)の裏面側に形成されたドレイン電極と、ソース電極としてのTiN膜(11)およびNi膜(12)に接続されたアルミニウムを材料として形成し、形成後に低温窒素アニールにより形成される半導体装置用の金属配線と、を有し、ゲートに負の電圧を高温で印加しても閾値電圧の低下を抑制できる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
DE112015000352CN105940498US20160336224