国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015137337) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/137337 国際出願番号: PCT/JP2015/057009
国際公開日: 17.09.2015 国際出願日: 10.03.2015
IPC:
H01L 29/786 (2006.01) ,H01L 21/336 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
発明者:
錦 博彦 NISHIKI Hirohiko; null
笹倉 朗 SASAKURA Akira; null
岡部 達 OKABE Tohru; null
代理人:
奥田 誠司 OKUDA Seiji; JP
優先権情報:
2014-04760811.03.2014JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約:
(EN) This semiconductor device is provided with a thin film transistor (100). The thin film transistor (100) is provided with: a substrate (1); a gate electrode (3) that is provided on the substrate (1); a gate insulating layer (5) that is formed on the gate electrode (3); an island-like oxide semiconductor layer (7) that is formed on the gate insulating layer (5); a protective layer (9) that is provided so as to cover the entire of an upper surface (7u) and a lateral surface (7e) of the oxide semiconductor layer (7) and has a single opening (9p) from which only a part of the upper surface (7u) of the oxide semiconductor layer (7) is exposed; and a source electrode (11) and a drain electrode (13) that are respectively in contact with the oxide semiconductor layer (7) within the single opening (9p).
(FR) L'invention porte sur un dispositif à semi-conducteurs qui comporte un transistor en couches minces (100). Le transistor en couches minces (100) comporte : un substrat (1); une électrode de grille (3) qui est disposée sur le substrat (1); une couche d'isolation de grille (5) qui est formée sur l'électrode de grille (3); une couche semi-conductrice d'oxyde en forme d'îlot (7) qui est formée sur la couche d'isolation de grille (5); une couche de protection (9) qui est disposée de façon à recouvrir la totalité d'une surface supérieure (7u) et d'une surface latérale (7e) de la couche semi-conductrice d'oxyde (7) et a une ouverture unique (9p) à partir de laquelle seulement une partie de la surface supérieure (7u) de la couche semi-conductrice d'oxyde (7) est présentée; et une électrode de source (11) et une électrode de drain (13) qui sont respectivement en contact avec la couche semi-conductrice d'oxyde (7) à l'intérieur de l'ouverture unique (9p).
(JA)  半導体装置は、薄膜トランジスタ(100)を備え、薄膜トランジスタ(100)は、基板(1)と、基板(1)上に設けられたゲート電極(3)と、ゲート電極(3)上に形成されたゲート絶縁層(5)と、ゲート絶縁層(5)上に形成された島状の酸化物半導体層(7)と、酸化物半導体層(7)の上面(7u)および側面(7e)全体を覆うように設けられ、かつ、酸化物半導体層(7)の上面(7u)の一部のみを露出する単一の開口部(9p)を有する保護層(9)と、それぞれが単一の開口部(9p)内で酸化物半導体層(7)と接するソース電極(11)およびドレイン電極(13)とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
CN106104810US20170018646JPWO2015137337