16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015137172) 半導体デバイスの製造方法及び製造装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/137172 国際出願番号: PCT/JP2015/056011
国際公開日: 17.09.2015 国際出願日: 23.02.2015
IPC:
H01L 43/12 (2006.01) ,H01L 21/302 (2006.01) ,H01L 21/3065 (2006.01) ,H01L 21/8246 (2006.01) ,H01L 27/105 (2006.01) ,H01L 43/08 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
43
電流磁気効果またはこれに類似な磁気効果を利用した装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置
12
これらの装置またはそれらの部品の製造または処理に特に適用される方法または装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
306
化学的または電気的処理,例.電解エッチング
3065
プラズマエッチング;反応性イオンエッチング
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8239
メモリ構造
8246
リードオンリーメモリ構造(ROM)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
43
電流磁気効果またはこれに類似な磁気効果を利用した装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置
08
磁界制御抵抗
出願人:
東京エレクトロン株式会社 TOKYO ELECTRON LIMITED [JP/JP]; 東京都港区赤坂五丁目3番1号 3-1 Akasaka 5-chome, Minato-ku, Tokyo 1076325, JP
発明者:
原 謙一 HARA, Kenichi; JP
代理人:
別役 重尚 BECCHAKU, Shigehisa; 東京都港区東新橋2丁目16番1号 ルーシスビル2階 Lusis Bldg. 2nd Floor, 16-1, Higashi Shinbashi 2-chome, Minato-ku, Tokyo 1050021, JP
優先権情報:
2014-04930512.03.2014JP
発明の名称: (EN) SEMICONDUCTOR DEVICE PRODUCTION METHOD AND PRODUCTION APPARATUS
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIF SEMI-CONDUCTEUR ET APPAREIL DE PRODUCTION
(JA) 半導体デバイスの製造方法及び製造装置
要約:
(EN) Provided is a method for producing a semiconductor device capable of exerting the desired capability. The method comprises subjecting the layered structure (43) of a wafer (W) to plasma etching in an etching module (11) of the semiconductor device production apparatus (10) to erode through etching the portion of the layered structure (43) that is not covered by a hard mask (44), transferring into a trimming module (12) the wafer (W) having a pillar structure (49) whereof the side surfaces have become slanted due to the plasma etching being performed, supplying an acetic acid gas into a processing chamber (22) of the trimming module (12), and emitting an oxygen GCIB from a GCIB-emitting device (26) toward the pillar structure (49).
(FR) La présente invention concerne un procédé de production d'un dispositif semi-conducteur pouvant exercer une capacité désirée. Le procédé consiste à soumettre la structure stratifiée (43) d'une plaquette (W) à une gravure par plasma dans un module de gravure (11) de l'appareil de production (10) de dispositif semi-conducteur pour éroder par gravure la partie de la structure stratifiée (43) qui n'est pas recouverte d'un masque dur (44), à transférer dans un module d'ébavurage (12) la plaquette (W) comportant une structure en pilier (49) dont les surfaces latérales sont devenues inclinées en raison de la procédure de gravure par plasma, à injecter un acide acétique gazeux dans une chambre de traitement (22) du module d'ébavurage (12), et à émettre un GCIB d'oxygène à partir d'un dispositif émetteur de GCIB (26) vers la structure en pilier (49).
(JA) 所望の性能を発揮することができる半導体デバイスの製造方法を提供する。半導体デバイス製造装置10のエッチングモジュール11においてウエハWの積層構造43へプラズマエッチングを施して積層構造43におけるハードマスク44によって覆われていない部分をエッチングによって削り、プラズマエッチングが施されることによって側面が傾斜したピラー構造49を有するウエハWをトリミングモジュール12に搬入し、トリミングモジュール12の処理室22内へ酢酸ガスを供給し、さらに、GCIB照射装置26からピラー構造49へ向けて酸素のGCIBを照射する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20170025603KR1020160132389