国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015136401) アナログ演算回路、半導体装置、及び電子機器
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/136401 国際出願番号: PCT/IB2015/051505
国際公開日: 17.09.2015 国際出願日: 02.03.2015
IPC:
G06G 7/12 (2006.01) ,G06F 1/32 (2006.01)
G 物理学
06
計算;計数
G
アナログ計算機
7
計算動作が電気的または磁気的量を変化させることにより行われる装置
12
計算動作を行なう装置,例.そのために特に適用された増幅器
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
1
グループ3/00~13/00および21/00に包含されないデータ処理装置の細部
26
電力供給手段,例.電源の安定化
32
電力節約のための手段
出願人:
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
発明者:
黒川 義元 KUROKAWA, Yoshiyuki; JP
池田 隆之 IKEDA, Takayuki; null
山崎 舜平 YAMAZAKI, Shunpei; null
優先権情報:
2014-05169514.03.2014JP
発明の名称: (EN) ANALOG ARITHMETIC CIRCUIT, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
(FR) CIRCUIT ARITHMÉTIQUE ANALOGIQUE, DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF ÉLECTRONIQUE
(JA) アナログ演算回路、半導体装置、及び電子機器
要約:
(EN) The objective of the present invention is to reduce the power consumption of an analog arithmetic circuit. The analog arithmetic circuit has a plurality of first circuits, the output terminal of the kth (where k is a natural number) first circuit is connected to the input terminal of the (k+1)th first circuit, and each of the first circuits comprises a storage circuit that holds an analog signal, a second circuit which performs arithmetic processing using the analog signal, a switch which controls the supply of power to the second circuit, and a controller, and continuity of the switch of the kth first circuit is controlled by the controller of the (k+1)th first circuit, the arithmetic processing carried out by the second circuit of the (k+1)th first circuit is started by the controller of the (k+1)th first circuit.
(FR) La présente invention a pour but de réduire la consommation d'énergie d'un circuit arithmétique analogique. Ledit circuit arithmétique analogique comporte une pluralité de premiers circuits, la borne de sortie du kième (k étant un entier naturel) premier circuit est connectée à la borne d'entrée du (k+1)ième premier circuit, et chacun des premiers circuits comprend un circuit de stockage qui conserve un signal analogique, un second circuit qui réalise un traitement arithmétique à l'aide du signal analogique, un commutateur qui commande la fourniture d'énergie au second circuit, et un dispositif de commande, et la continuité du commutateur du kième premier circuit est commandée par le dispositif de commande du (k+1)ième premier circuit, le traitement arithmétique réalisé par le second circuit du (k+1)ième premier circuit est démarré par le dispositif de commande du (k+1)ième premier circuit.
(JA) アナログ演算回路の消費電力を低減する。 複数の第1の回路を有し、k番目(kは自然数)の上記第1の回路の出力端子はk+1番 目の上記第1の回路の入力端子に接続されており、上記第1の回路の一は、アナログ信号 を保持する記憶回路と、上記アナログ信号を用いて演算処理が行われる第2の回路と、上 記第2の回路への電力の供給を制御するスイッチと、コントローラとを有し、k番目の上 記第1の回路が有する上記スイッチは、k+1番目の上記第1の回路が有する上記コント ローラに従って、導通状態が制御され、k+1番目の上記第1の回路が有する上記第2の 回路で行われる上記演算処理は、k+1番目の上記第1の回路が有する上記コントローラ に従って開始されるアナログ演算回路。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
DE112015001241US20170017285JPWO2015136401KR1020160132895JP2018181358