国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015133219) 半導体集積回路装置及びこれを備えたセンシングモジュール
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/133219 国際出願番号: PCT/JP2015/053259
国際公開日: 11.09.2015 国際出願日: 05.02.2015
IPC:
H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
出願人:
アルプス電気株式会社 ALPS ELECTRIC CO., LTD. [JP/JP]; 東京都大田区雪谷大塚町1番7号 1-7, Yukigaya-otsukamachi, Ota-ku, Tokyo 1458501, JP
発明者:
斉藤 潤一 SAITO, Junichi; JP
澤田石 智之 SAWATAISHI, Tomoyuki; JP
飯倉 昭久 IIKURA, Akihisa; JP
浅尾 陽 ASAO, Akira; JP
佐藤 博喜 SATO, Hiroki; JP
島田 嘉亮 SHIMADA, Yoshiaki; JP
代理人:
松下 昌弘 MATSUSHITA, Masahiro; JP
優先権情報:
2014-04395006.03.2014JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND SENSING MODULE EQUIPPED WITH SAME
(FR) DISPOSITIF À CIRCUIT INTÉGRÉ SEMICONDUCTEUR ET MODULE DE DÉTECTION ÉQUIPÉ DE CELUI-CI
(JA) 半導体集積回路装置及びこれを備えたセンシングモジュール
要約:
(EN) [Problem] To provide a semiconductor integrated circuit device as follows: even when an incorrect voltage is applied to a power terminal, a ground terminal and a signal terminal due to an improper wiring connection, or the like, the semiconductor integrated circuit device is capable of protecting the circuit by suppressing a current flowing inward from these terminals, and is also capable of notifying an external device of this abnormal state. [Solution] The highest voltage among a power voltage VDD, a ground potential VSS and a signal voltage VSIG is selected by a voltage selection circuit (51) and applied as a selection voltage VBULK to the bulk of a P-type MOS transistor contained in the circuit. In addition, when the power voltage VDD is outside of a predetermined normal range, or when the signal voltage VSIG is outside of the normal range, which is higher than the ground potential VSS and lower than the power voltage VDD, the signal circuit (10) output impedance is shifted to a high-impedance state.
(FR) L'invention aborde le problème de la réalisation d'un dispositif à circuit intégré semiconducteur comme suit : même lorsqu'une tension incorrecte est appliquée à une borne d'alimentation, une borne de masse et une borne de signal en raison d'une connexion de câblage incorrecte ou similaire, le dispositif à circuit intégré semiconducteur est capable de protéger le circuit en supprimant un courant s'écoulant vers l'intérieur depuis ces bornes, et il est également capable de notifier à un dispositif externe cet état anormal. Avec la solution selon l'invention, la tension la plus élevée parmi une tension d'alimentation VDD, un potentiel de masse VSS et une tension de signal VSIG est sélectionnée par un circuit de sélection de tension (51), puis appliquée sous la forme d'une tension de sélection VBULK au substrat d'un transistor MOS de type P contenu dans le circuit. De plus, lorsque la tension d'alimentation VDD est en dehors d'une plage normale prédéterminée, ou lorsque la tension de signal VSIG est en dehors de la plage normale, laquelle est supérieure au potentiel de masse VSS et inférieure à la tension d'alimentation VDD, l'impédance de sortie du circuit de signal (10) est décalée vers un état de haute impédance.
(JA) 【課題】電源端子,グランド端子及び信号端子に配線の誤接続等によって不正な電圧が印加されても、これらの端子から内部に流れる電流を抑制して回路を保護できるとともに、そのような異常状態にあることを外部の機器に通知することができる半導体集積回路装置を提供する。 【解決手段】電源電圧VDD,グランド電位VSS及び信号電圧VSIGの中で最も高い電圧が電圧選択回路51により選択され、選択電圧VBULKとして回路に含まれるP型MOSトランジスタのバルクに印加される。また、電源電圧VDDが所定の正常範囲から外れている場合や、信号電圧VSIGがグランド電位VSSより高く電源電圧VDDより低い正常範囲から外れている場合に、信号回路10の出力インピーダンスが高インピーダンス状態となる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
JPWO2015133219