16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015132926) 半導体装置、及び、その試験方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/132926 国際出願番号: PCT/JP2014/055719
国際公開日: 11.09.2015 国際出願日: 06.03.2014
IPC:
H01L 21/66 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
66
製造または処理中の試験または測定
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
秋山 肇 AKIYAMA Hajime; JP
岡田 章 OKADA Akira; JP
山下 欽也 YAMASHITA Kinya; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; 大阪府大阪市中央区城見1丁目4番70号住友生命OBPプラザビル10階 10th floor, Sumitomo-seimei OBP Plaza Bldg., 4-70, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR TESTING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ D'ESSAI
(JA) 半導体装置、及び、その試験方法
要約:
(EN) The purpose of the present invention is to provide an art of suppressing discharge at the time of performing evaluation. A semiconductor device (1) is provided with: a semiconductor base body (11) having an element region (11a) and a terminal region (11b); a plurality of electrode pads (12) that are disposed on a region separated from the terminal region (11b), said region being a part of the element region (11a) of the semiconductor base body (11); an insulating protection film (13) having openings (13a) that are provided above the electrode pads (12), respectively; and a plurality of conductive layers (14), which are disposed on the protection film (13), and which are electrically connected to the electrode pads (12), respectively, through the openings (13a). Each of the conductive layers (14) extends to the terminal region (11b) or close to the terminal region in a planar view.
(FR) L'objet de la présente invention est de réaliser une technique de suppression de décharge au moment d'effectuer l'évaluation. Un dispositif semi-conducteur (1) comporte : un corps de base (11) semi-conducteur comprenant une zone d'éléments (11a) et une zone de bornes (11b) ; une pluralité de pastilles d'électrodes (12) qui sont disposées sur une zone séparée de la zone de bornes (11b), ladite zone étant une partie de la zone d'éléments (11a) du corps de base (11) semi-conducteur ; une pellicule de protection (13) isolante comprenant des ouvertures (13a) qui sont installées au-dessus des pastilles d'électrodes (12), respectivement ; et une pluralité de couches conductrices (14), lesquelles sont disposées sur la pellicule de protection (13), et lesquelles sont électriquement connectées aux pastilles d'électrodes (12), respectivement, via les ouvertures (13a). Chacune des couches conductrices (14) s'étend vers la zone de bornes (11b) ou près de la zone de bornes dans une vue planaire.
(JA)  評価時における放電を抑制可能な技術を提供することを目的とする。半導体装置1は、素子領域11a及び終端領域11bを有する半導体基体11と、半導体基体11の素子領域11aのうち、終端領域11bから離間した領域上に配設された複数の電極パッド12と、各電極パッド12上に開口部13aが設けられた絶縁性の保護膜13と、保護膜13上に配設され、開口部13aを介して複数の電極パッド12とそれぞれ電気的に接続された複数の導電層14とを備える。平面視において、各導電層14は終端領域11bまたはその近傍まで延設されている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20160334458DE112014006442CN106104780KR1020160113718