16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015132924) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/132924 国際出願番号: PCT/JP2014/055714
国際公開日: 11.09.2015 国際出願日: 06.03.2014
IPC:
H01L 21/66 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
66
製造または処理中の試験または測定
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
秋山 肇 AKIYAMA Hajime; JP
岡田 章 OKADA Akira; JP
山下 欽也 YAMASHITA Kinya; JP
代理人:
吉竹 英俊 YOSHITAKE Hidetoshi; 大阪府大阪市中央区城見1丁目4番70号住友生命OBPプラザビル10階 10th floor, Sumitomo-seimei OBP Plaza Bldg., 4-70, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約:
(EN) The purpose of the present invention is to provide a semiconductor device, which suppresses generation of partial discharge when being subjected to electrical characteristic evaluation, and which makes it possible to perform failure analysis from above a subject to be measured. A semiconductor device (1) of the present invention is provided with: at least one electrode (17); an insulating protection layer (20), which has at least one opening (21) that is provided so as to expose an electrode (17) portion, and which is formed so as to cover the electrode (17) portion excluding the electrode portion exposed from the opening (21); and a conductive layer (26), which is formed such that the protection layer (20) and the opening (21) are covered with the conductive layer, and the conductive layer is directly connected to the electrode (17) in the opening (21).
(FR) Le but de la présente invention est de fournir un dispositif à semi-conducteurs, qui supprime la génération d'une décharge partielle lorsqu'il est soumis à une évaluation de caractéristique électrique, et qui rend possible le fait de réaliser une analyse de défaillance à partir du dessus d'un sujet à mesurer. Un dispositif à semi-conducteurs (1) selon la présente invention comporte : au moins une électrode (17) ; une couche de protection isolante (20), qui a au moins une ouverture (21) qui est disposée de manière à présenter une partie d'électrode (17), et qui est formée de manière à recouvrir la partie d'électrode (17) à l'exception de la partie d'électrode présentée par l'ouverture (21) ; et une couche conductrice (26), qui est formée de telle sorte que la couche de protection (20) et l'ouverture (21) sont recouvertes de la couche conductrice, et la couche conductrice est directement connectée à l'électrode (17) dans l'ouverture (21).
(JA)  本発明は、電気的特性の評価時における部分放電の発生を抑制し、被測定物の上方から故障解析を行うことが可能な半導体装置を提供することを目的とする。本発明による半導体装置(1)は、少なくとも1つ以上の電極(17)と、電極(17)の一部が露出するように設けられた少なくとも1つ以上の開口部(21)を有し、かつ開口部(21)以外の電極(17)を覆うように形成された絶縁性の保護層(20)と、保護層(20)および開口部(21)を覆い、開口部(21)において電極(17)と直接的に接続するように形成された導電層(26)とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
DE112014006443CN106068552US20160343627KR1020160117597JPWO2015132924