16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015129689) 電子部品パッケージの製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/129689 国際出願番号: PCT/JP2015/055233
国際公開日: 03.09.2015 国際出願日: 24.02.2015
IPC:
H01L 21/56 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56
封緘,例.封緘層,被覆
出願人:
日東電工株式会社 NITTO DENKO CORPORATION [JP/JP]; 大阪府茨木市下穂積1丁目1番2号 1-1-2,Shimohozumi,Ibaraki-shi, Osaka 5678680, JP
発明者:
飯野 智絵 IINO, Chie; JP
盛田 浩介 MORITA, Kosuke; JP
志賀 豪士 SHIGA, Goji; JP
石坂 剛 ISHIZAKA, Tsuyoshi; JP
土生 剛志 HABU, Takashi; JP
代理人:
特許業務法人 ユニアス国際特許事務所 UNIUS PATENT ATTORNEYS OFFICE; 大阪府大阪市淀川区西中島5丁目13-9 新大阪MTビル1号館 SHIN-OSAKA MT Bldg. 1, 13-9, Nishinakajima 5-chome, Yodogawa-ku, Osaka-shi, Osaka 5320011, JP
優先権情報:
2014-03570426.02.2014JP
2015-03346324.02.2015JP
発明の名称: (EN) MANUFACTURING METHOD OF ELECTRONIC COMPONENT PACKAGE
(FR) PROCÉDÉ DE FABRICATION D'UN BOÎTIER DE COMPOSANT ÉLECTRONIQUE
(JA) 電子部品パッケージの製造方法
要約:
(EN)  There is provided a manufacturing method of an electronic component package capable of manufacturing a highly-reliable electronic component package with a favorable yield by preventing the generation of voids after the sealing of an electronic component with a resin. The present invention is a manufacturing method of an electronic component package including Step A and Step B. In Step A, an adherend including multiple electronic components arranged thereon is prepared. In Step B, a sealing resin sheet is laminated on the adherend under pressurization so as to implant the electronic components. In Step B, the pressurization of the sealing resin sheet is carried out using a pressure-dispersing material.
(FR)  La présente invention concerne un procédé de fabrication d'un boîtier de composant électronique capable de fabriquer un boîtier de composant électronique très fiable conjointement avec un rendement favorable en empêchant la génération de vides après le scellage d'un composant électronique en utilisant une résine. La présente invention concerne un procédé de fabrication d'un boîtier de composant électronique, ledit procédé comprenant l'étape A et l'étape B. Dans l'étape A, un substrat sur lesquel sont agencés de multiples composants électroniques est préparé. Dans l'étape B, une feuille de résine de scellage est stratifiée sur le substrat sous pression de manière à implanter les composants électroniques. Dans l'étape B, la mise sous pression de la feuille de résine de scellage est réalisée en utilisant un matériau de dispersion de pression.
(JA)  電子部品を樹脂封止した後のボイドの発生を防止して高信頼性の電子部品パッケージを歩留まり良く製造可能な電子部品パッケージの製造方法を提供する。本発明は、複数の電子部品が配置された被着体を準備する工程A、及び前記電子部品を埋め込むように封止樹脂シートを加圧下にて前記被着体上に積層する工程Bを含み、前記工程Bにおいて、前記封止樹脂シートに対する加圧を圧力分散材を介して行う電子部品パッケージの製造方法である。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)