16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015129036) スピン波を用いた全加算器
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/129036 国際出願番号: PCT/JP2014/055113
国際公開日: 03.09.2015 国際出願日: 28.02.2014
IPC:
H01L 29/82 (2006.01) ,G06F 7/50 (2006.01) ,H03K 19/18 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
82
装置に印加される磁界の変化によって制御可能なもの
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
7
取扱うデータの順序または内容を操作してデータを処理するための方法または装置
38
位取り記数法を用いて計算を行なうための方法または装置,例.2進,3進,10進法を用いるもの
48
無接点素子,例.真空管,固体素子,を用いるもの;素子を特定しないで用いるもの
50
加算;減算
H 電気
03
基本電子回路
K
パルス技術
19
論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
02
特定の構成要素を用いるもの
18
電流磁気効果装置を用いるもの,例.ホール効果装置
出願人:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
発明者:
山田 将貴 YAMADA Masaki; JP
小川 晋 OGAWA Susumu; JP
代理人:
平木 祐輔 HIRAKI Yusuke; 東京都港区愛宕2丁目5番1号 愛宕グリーンヒルズMORIタワー32階 Atago Green Hills MORI Tower 32F, 5-1, Atago 2-chome, Minato-ku, Tokyo 1056232, JP
優先権情報:
発明の名称: (EN) FULL ADDER USING SPIN WAVES
(FR) ADDITIONNEUR COMPLET UTILISANT DES ONDES DE SPIN
(JA) スピン波を用いた全加算器
要約:
(EN) This invention reduces the amount of power consumed by operations performed by a spin-wave full adder and increases the computation speed thereof. Computation units for carry units are laid out in a straight line, and a number of latch units (C1, C2, C3, …) equal to the number of stages are provided along a shared digit-carrying waveguide. Reducing the carry-passing count makes it possible to increase the computation speed, reduce the power consumption, and increase the integration density of this spin-wave full adder. Latch units do not need to be provided for every stage; in fact, all of the latch units may be omitted.
(FR) La présente invention réduit la quantité de puissance consommée par des opérations effectuées par un additionneur complet à ondes de spin et en accroît la vitesse de calcul. Des unités de calcul pour des unités de transport sont disposées en ligne droite, et un certain nombre d'unités de verrou (C1, C2, C3, …) égal au nombre d'étages est disposé le long d'un guide d'ondes porteur de chiffres partagé. La réduction du compte de passage de transport permet d'accroître la vitesse de calcul, de réduire la consommation de puissance, et d'accroître la densité d'intégration de cet additionneur complet à ondes de spin. Il n'est pas nécessaire d'installer des unités de verrou à chaque étage ; de fait, toutes les unités de verrou peuvent être omises.
(JA) スピン波全加算器の動作の低消費電力化及び演算の高速化を図る。 キャリー部の演算部を直線上に配置し、桁上げの共通導波路上に、段数と等しい数のラッチ部C1,C2,C3,‥‥を備える。キャリー受け渡しの回数を減らすことにより、スピン波全加算器の演算速度の高速化、低消費電力化及び高集積化を可能とする。ラッチ部は全ての段に設ける必要はなく、また全て省略することも可能である。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)