処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2015087507 - 絶縁ゲートバイポーラトランジスタおよびその製造方法

公開番号 WO/2015/087507
公開日 18.06.2015
国際出願番号 PCT/JP2014/006010
国際出願日 02.12.2014
IPC
H01L 29/739 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70バイポーラ装置
72トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
739電界効果により制御されるもの
H01L 21/265 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
26波または粒子の輻射線の照射
263高エネルギーの輻射線を有するもの
265イオン注入法
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 29/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
12構成材料に特徴のあるもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
CPC
H01L 21/265
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
26Bombardment with radiation
263with high-energy radiation
265producing ion implantation
H01L 21/26506
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
26Bombardment with radiation
263with high-energy radiation
265producing ion implantation
26506in group IV semiconductors
H01L 21/324
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
H01L 29/0638
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0603characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
0607for preventing surface leakage or controlling electric field concentration
0638for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
H01L 29/1095
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
10with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
1095Body region, i.e. base region, of DMOS transistors or IGBTs
H01L 29/32
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
30characterised by physical imperfections; having polished or roughened surface
32the imperfections being within the semiconductor body
出願人
  • 株式会社アルバック ULVAC, INC. [JP]/[JP]
発明者
  • 隣 嘉津彦 TONARI, Kazuhiko
  • 中川 明夫 NAKAGAWA, Akio
  • 横尾 秀和 YOKOO, Hidekazu
  • 鈴木 英夫 SUZUKI, Hideo
代理人
  • 大森 純一 OMORI, Junichi
優先権情報
2013-25485010.12.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) INSULATED GATE BIPOLAR TRANSISTOR AND PRODUCTION METHOD THEREFOR
(FR) TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE ET SON PROCÉDÉ DE FABRICATION
(JA) 絶縁ゲートバイポーラトランジスタおよびその製造方法
要約
(EN)
[Problem] To provide a production method for insulated gate bipolar transistors, whereby the miniaturization or quality of elements can be improved. [Solution] One embodiment of the present invention includes preparing a first conductive semiconductor substrate manufactured using the MCZ method. A second conductive base layer (12), a first conductive emitter region (13), and a gate electrode (14) are formed on a first surface of the semiconductor substrate. The semiconductor substrate is thinned by machining the second surface of the semiconductor substrate and a second conductive collector layer (15) is formed by injecting boron into the thinned second surface. A first conductive buffer layer (16) having a higher impurities concentration than the semiconductor substrate is formed by injecting hydrogen into an area inside the semiconductor substrate and adjacent to the collector layer (15).
(FR)
L’invention a pour but de fournir un procédé de fabrication pour des transistors bipolaires à grille isolée, grâce auquel la miniaturisation ou la qualité des éléments peut être améliorée. Un mode de réalisation de la présente invention comprend la préparation d’un premier substrat de semi-conducteur conducteur fabriqué en utilisant le procédé MCZ. Une seconde couche de base conductrice (12), une première région d’émetteur conductrice (13) et une électrode de grille (14) sont formées sur une première surface du substrat de semi-conducteur. Le substrat de semi-conducteur est aminci par usinage de la seconde surface du substrat de semi-conducteur et une seconde couche de collecteur conductrice (15) est formée par injection de bore dans la seconde surface amincie. Une première couche de tampon conductrice (16) ayant une concentration d’impuretés supérieure à celle du substrat de semi-conducteur est formée par injection d’hydrogène dans une zone à l’intérieur du substrat de semi-conducteur et adjacente à la couche de collecteur (15).
(JA)
【課題】素子のさらなる微細化あるいは高品質化を実現することができる絶縁ゲートバイポーラトランジスタの製造方法を提供する。 【解決手段】本発明の一実施形態は、MCZ法で作製された第1導電型の半導体基板を準備することを含む。上記半導体基板の第1の表面に第2導電型のベース層12と、第1導電型のエミッタ領域13と、ゲート電極14が形成される。上記半導体基板の第2の表面を加工することで上記半導体基板が薄化され、薄化された上記第2の表面にホウ素を注入することで、第2導電型のコレクタ層15が形成される。上記半導体基板の内部であってコレクタ層15との隣接領域に水素を注入することで、上記半導体基板よりも不純物濃度が高い第1導電型のバッファ層16が形成される。
国際事務局に記録されている最新の書誌情報