処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2015080162 - 半導体装置

公開番号 WO/2015/080162
公開日 04.06.2015
国際出願番号 PCT/JP2014/081273
国際出願日 26.11.2014
IPC
H01L 27/04 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
H01L 21/822 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
H01L 29/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
12構成材料に特徴のあるもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
CPC
H01L 2027/11866
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
118Masterslice integrated circuits
11803using field effect technology
11807CMOS gate arrays
11809Microarchitecture
11859Connectibility characteristics, i.e. diffusion and polysilicon geometries
11866Gate electrode terminals or contacts
H01L 23/528
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
528Geometry or; layout of the interconnection structure
H01L 23/53214
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
532characterised by the materials
53204Conductive materials
53209based on metals, e.g. alloys, metal silicides
53214the principal metal being aluminium
H01L 23/53219
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
532characterised by the materials
53204Conductive materials
53209based on metals, e.g. alloys, metal silicides
53214the principal metal being aluminium
53219Aluminium alloys
H01L 23/53228
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
532characterised by the materials
53204Conductive materials
53209based on metals, e.g. alloys, metal silicides
53228the principal metal being copper
H01L 23/53233
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
52Arrangements for conducting electric current within the device in operation from one component to another ; , i.e. interconnections, e.g. wires, lead frames
522including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
532characterised by the materials
53204Conductive materials
53209based on metals, e.g. alloys, metal silicides
53228the principal metal being copper
53233Copper alloys
出願人
  • ローム株式会社 ROHM CO., LTD. [JP]/[JP]
発明者
  • 長尾 勝久 NAGAO, Katsuhisa
  • 川本 典明 KAWAMOTO, Noriaki
代理人
  • 稲岡 耕作 INAOKA, Kosaku
優先権情報
2013-24647428.11.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
Produced is a semiconductor device (1) which comprises: an SiC epitaxial layer (28); a plurality of transistor cells (18) which are formed in the SiC epitaxial layer (28) and are ON/OFF controlled by a predetermined control voltage; a gate electrode (19) that faces a channel region (32) of each transistor cell (18), in said channel region (32) a channel is formed when the transistor cell (18) is in an ON state; a gate metal (44) that is exposed in the outermost surface for electrical connection to the outside and is electrically connected to the gate electrode (19), while being physically separated from the gate electrode (19); and a built-in resistor (21) that is formed of a polysilicon and is arranged below the gate metal (44) so as to electrically connect the gate metal (44) and the gate electrode (19) with each other.
(FR)
L'invention concerne un dispositif semi-conducteur (1), comprenant : une couche épitaxiale de SiC (28) ; plusieurs cellules de transistor (18) formées dans la couche épitaxiale de SiC (28), et commandées en état passant/bloqué par une tension de commande prédéterminée ; une électrode de grille (19) faisant face à une région de canal (32) de chaque cellule de transistor (18), un canal étant formé dans ladite région de canal (32) lorsque la cellule de transistor (18) est en un état passant ; un métal de grille (44), exposé dans la surface la plus externe pour une connexion électrique vers l'extérieur, et électriquement connecté à l'électrode de grille (19), tout en étant séparé physiquement de ladite électrode de grille (19) ; et une résistance intégrée (21), formée de polysilicium et agencée en dessous du métal de grille (44) de façon à connecter électriquement le métal de grille (44) et l'électrode de grille (19) l'un avec l'autre.
(JA)
 SiCエピタキシャル層28と、SiCエピタキシャル層28に形成され、所定の制御電圧によってオン/オフ制御される複数のトランジスタセル18と、オン時にチャネルが形成されるトランジスタセル18のチャネル領域32に対向するゲート電極19と、外部との電気接続のために最表面に露出しており、ゲート電極19と物理的に分離されているがゲート電極19に電気的に接続されたゲートメタル44と、ゲートメタル44よりも下方に配置され、ゲートメタル44とゲート電極19とを電気的に接続するポリシリコンからなる内蔵抵抗21とを含む、半導体装置1を形成する。
他の公開
CN201480065081.1
関連公開情報:
国際事務局に記録されている最新の書誌情報