WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2015071983) 半導体装置、及び半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2015/071983    国際出願番号:    PCT/JP2013/080721
国際公開日: 21.05.2015 国際出願日: 13.11.2013
IPC:
H01L 27/105 (2006.01)
出願人: UNISANTIS ELECTRONICS SINGAPORE PTE. LTD. [SG/SG]; 111, North Bridge Road, #16-04, Peninsula Plaza, 179098 (SG) (米国を除く全ての指定国).
MASUOKA Fujio [JP/JP]; (JP) (US only).
NAKAMURA Hiroki [JP/JP]; (JP) (US only)
発明者: MASUOKA Fujio; (JP).
NAKAMURA Hiroki; (JP)
代理人: KIMURA Mitsuru; 2nd Floor, Kyohan Building, 7, Kandanishiki-cho 2-chome, Chiyoda-ku, Tokyo 1010054 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置、及び半導体装置の製造方法
要約: front page image
(EN)The present invention addresses the problem of providing: a structure of memory, which is capable of performing resetting using a reset gate, and which has a layer wherein resistance is varied; and a method for manufacturing the memory. This semiconductor device has: a first columnar semiconductor layer; a gate insulating film that is formed around the first columnar semiconductor layer; a gate electrode, which is formed around the gate insulating film, and which is formed of a metal; gate wiring, which is connected to the gate electrode, and which is formed of a metal; a second gate insulating film that is formed around an upper portion of the first columnar semiconductor layer; a first contact, which is formed around the second gate insulating film, and which is formed of a second metal; a second contact, which connects together an upper portion of the first contact and the upper portion of the first columnar semiconductor layer, and which is formed of a third metal; the second diffusion layer that is formed on a lower portion of the first columnar semiconductor layer; a columnar layer, which is formed on the second contact, and in which resistance is varied; a reset gate insulating film that surrounds the columnar variable resistance layer; and a reset gate that surrounds the reset gate insulating film.
(FR)La présente invention a pour objectif de proposer : une structure de mémoire, qui est capable de réaliser une réinitialisation en utilisant une grille de réinitialisation, et qui comporte une couche dans laquelle une résistance est variée ; et un procédé pour fabriquer la mémoire. Le dispositif à semi-conducteur comporte : une première couche semi-conductrice en colonne ; un film isolant de grille qui est formé autour de la première couche semi-conductrice en colonne ; une électrode grille, qui est formée autour du film isolant de grille, et qui est formée d'un métal ; un câblage de grille, qui est connecté à l'électrode grille, et qui est formé d'un métal ; un second film isolant de grille qui est formé autour d'une partie supérieure de la première couche semi-conductrice en colonne ; un premier contact, qui est formé autour du second film isolant de grille, et qui est formé d'un deuxième métal ; un second contact, qui connecte ensemble une partie supérieure du premier contact et la partie supérieure de la première couche semi-conductrice en colonne, et qui est formé d'un troisième métal ; une seconde couche de diffusion qui est formée sur une partie inférieure de la première couche semi-conductrice en colonne ; une couche en colonne, qui est formée sur le second contact, et dans laquelle une résistance est variée ; un film isolant de grille de réinitialisation qui entoure la couche en colonne à résistance variable ; et une grille de réinitialisation qui entoure le film isolant de grille de réinitialisation.
(JA)リセットゲートを用いてリセットを行うことができる、抵抗が変化する層を有するメモリの構造及び製造方法を提供することを課題とする。第1の柱状半導体層と、前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、前記ゲート電極に接続された金属からなるゲート配線と、前記第1の柱状半導体層上部の周囲に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜の周囲に形成された第2の金属からなる第1のコンタクトと、前記第1のコンタクトの上部と前記第1の柱状半導体層の上部とを接続する第3の金属からなる第2のコンタクトと、前記第1の柱状半導体層の下部に形成された前記第2の拡散層と、前記第2のコンタクト上に柱状の抵抗が変化する層と、前記柱状の抵抗が変化する層を取り囲むリセットゲート絶縁膜と、前記リセットゲート絶縁膜を取り囲むリセットゲートと、を有する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)