処理中

しばらくお待ちください...

設定

設定

1. WO2015025504 - D/A変換器の制御方法及びD/A変換器、A/D変換器の制御方法及びA/D変換器

公開番号 WO/2015/025504
公開日 26.02.2015
国際出願番号 PCT/JP2014/004185
国際出願日 13.08.2014
IPC
H03M 1/08 2006.01
H電気
03基本電子回路
M符号化,復号化または符号変換一般
1アナログ/デジタル変換;デジタル/アナログ変換
06物理的パラメータによる不所望な影響の連続的な補償,または防止
08雑音によるもの
H03M 1/12 2006.01
H電気
03基本電子回路
M符号化,復号化または符号変換一般
1アナログ/デジタル変換;デジタル/アナログ変換
12アナログ/デジタル変換器
H03M 1/66 2006.01
H電気
03基本電子回路
M符号化,復号化または符号変換一般
1アナログ/デジタル変換;デジタル/アナログ変換
66デジタル/アナログ変換器
CPC
H03F 1/3247
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
1Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
32Modifications of amplifiers to reduce non-linear distortion
3241using predistortion circuits
3247using feedback acting on predistortion circuits
H03M 1/00
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
H03M 1/0614
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
0614of harmonic distortion
H03M 1/08
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
08of noise
H03M 1/0863
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
08of noise
0863of switching transients, e.g. glitches
H03M 1/12
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
12Analogue/digital converters
出願人
  • 旭化成エレクトロニクス株式会社 ASAHI KASEI MICRODEVICES CORPORATION [JP/JP]; 東京都千代田区神田神保町一丁目105番地 1-105, Kanda Jinbocho, Chiyoda-ku, Tokyo 1018101, JP
発明者
  • 山本 竜蔵 YAMAMOTO, Ryuzo; JP
  • 中西 純弥 NAKANISHI, Junya; JP
  • 中元 聖子 NAKAMOTO, Seiko; JP
代理人
  • 森 哲也 MORI, Tetsuya; JP
優先権情報
2013-17139621.08.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) METHOD FOR CONTROLLING D/A CONVERTER, D/A CONVERTER, METHOD FOR CONTROLLING A/D CONVERTER, AND A/D CONVERTER
(FR) PROCÉDÉ DE COMMANDE DE CONVERTISSEUR N/A, CONVERTISSEUR N/A, PROCÉDÉ DE COMMANDE DE CONVERTISSEUR A/N, ET CONVERTISSEUR A/N
(JA) D/A変換器の制御方法及びD/A変換器、A/D変換器の制御方法及びA/D変換器
要約
(EN)
The present invention pertains to a method for controlling a D/A converter, a D/A converter, a method for controlling an A/D converter, and an A/D converter, with which an existing nth-order harmonic can be suppressed without using a large-scale circuit such as a bootstrap circuit. This D/A converter (10) is capable of suppressing the generation of an existing nth-order harmonic (where n is an integer of 2 or greater) of an analog output signal. The D/A converter (10) is equipped with a D/A conversion unit (11), which converts an input digital signal to an analog signal, and a control unit (12), which arbitrarily controls the timing of a sample phase and an integral phase of the D/A conversion unit (11). The D/A conversion unit (11) is configured so as to generate an arbitrary nth-order harmonic and superpose the arbitrary nth-order harmonic on an analog output signal having an existing nth-order harmonic.
(FR)
La présente invention concerne un procédé de commande de convertisseur N/A, un convertisseur N/A, un procédé de commande de convertisseur A/N et un convertisseur A/N, au moyen desquels une harmonique de nième ordre peut être supprimée sans qu'il soit nécessaire d'utiliser de circuit à grande échelle tel qu'un circuit autoélévateur. Le convertisseur N/A (10) peut supprimer la génération d'une harmonique existante de nième ordre (n étant un nombre entier supérieur ou égal à 2) d'un signal de sortie analogique. Le convertisseur N/A (10) est équipé d'une unité de conversion (11) N/A, qui convertit un signal numérique d'entrée en signal analogique, et d'une unité de commande (12), qui commande arbitrairement la synchronisation d'une phase d'échantillon et d'une phase intégrale de l'unité de conversion (11) N/A. L'unité de conversion (11) N/A est conçue de manière à générer une harmonique arbitraire de nième ordre et à superposer l'harmonique arbitraire de nième ordre sur un signal de sortie analogique présentant une harmonique existante de nième ordre.
(JA)
 本発明は、ブートストラップなどの大規模な回路を用いることなく、既存のn次高調波を抑制することができるD/A変換器の制御方法及びD/A変換器、A/D変換器の制御方法及びA/D変換器に関する。本発明のD/A変換器(10)は、アナログ出力信号の既存のn次高調波(nは2以上の整数)の発生を抑制することが可能なD/A変換器(10)である。入力されたデジタル信号をアナログ信号に変換するD/A変換部(11)と、このD/A変換部(11)のサンプルフェーズとインテグラルフェーズのタイミングを任意に制御する制御部(12)とを備えている。D/A変換部(11)は、任意のn次高調波を発生させ、既存のn次高調波を有するアナログ出力信号に任意のn次高調波を重畳させるように構成されている。
国際事務局に記録されている最新の書誌情報