処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 日曜日 05.04.2020 (10:00 午前 CEST)
設定

設定

1. WO2015025462 - 貼り合わせウェーハの製造方法

公開番号 WO/2015/025462
公開日 26.02.2015
国際出願番号 PCT/JP2014/003729
国際出願日 15.07.2014
IPC
H01L 21/02 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
H01L 21/265 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
26波または粒子の輻射線の照射
263高エネルギーの輻射線を有するもの
265イオン注入法
H01L 27/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
12基板が半導体本体以外のもの,例.絶縁体本体
CPC
H01L 21/76254
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
7624using semiconductor on insulator [SOI] technology
76251using bonding techniques
76254with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
出願人
  • 信越半導体株式会社 SHIN-ETSU HANDOTAI CO.,LTD. [JP/JP]; 東京都千代田区大手町二丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
発明者
  • 横川 功 YOKOKAWA, Isao; JP
  • 加藤 正弘 KATO, Masahiro; JP
代理人
  • 好宮 幹夫 YOSHIMIYA, Mikio; JP
優先権情報
2013-17116721.08.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) BONDED WAFER MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE PLAQUETTE COLLÉE
(JA) 貼り合わせウェーハの製造方法
要約
(EN)
Disclosed is a bonded wafer manufacturing method wherein: wafers, each of which has a cutout, are used as a bond wafer and a base wafer; and an ion implantation apparatus for implanting ions and/or ion implantation conditions are set at the time of implanting ions such that, at the time of peeling the bond wafer, the cutout of the bond wafer and/or that of the base wafer, said bond wafer and base wafer having been bonded to each other, is positioned within a range of 0±30 degrees or 180±30 degrees from a peeling start position of the bond wafer. Consequently, a bonded wafer manufacturing method whereby generation of a huge faulting failure can be reduced is provided, said huge faulting failure occurring on a thin film surface just after peeling is performed when forming a thin film, such as a SOI layer, using an ion-implanted peeling method.
(FR)
L'invention concerne un procédé de fabrication de plaquette collée. Des plaquettes, chacune d'elles comportant une découpe, sont utilisées comme plaquette de lien et comme plaquette de base. Et un appareil d'implantation d'ions pour implanter des ions, et/ou des conditions d'implantation, sont établis au moment de l'implantation d'ions de façon à ce que, au moment de pelurer la plaquette de lien, la découpe de la plaquette de lien, et/ou celle de la plaquette de base, ladite plaquette de lien et ladite plaquette de base ayant été collées l'une à l'autre, est positionnée entre 0±30 degrés et 180±30 degrés d'une position de départ de pelurage de la plaquette de lien. En conséquence, ce procédé de fabrication de plaquette collée permet de réduire la génération d'une défaillance de défectuosité énorme. Ladite défaillance de défectuosité énorme survenant sur une surface de film mince juste après pelurage est réalisée en formant un film mince, tel qu'une couche de silicium sur isolant (SOI), en utilisant un procédé de pelurage à ions implantés.
(JA)
 本発明は、ボンドウェーハ及びベースウェーハとして、切り欠き部を有するウェーハを使用し、ボンドウェーハの剥離の際に、貼り合わせたボンドウェーハ及びベースウェーハのいずれか又は両方の切り欠き部の位置がボンドウェーハの剥離開始位置から0±30度又は180±30度の範囲内に位置するように、イオン注入の際にイオン注入を行うイオン注入機及びイオン注入条件のいずれか又は両方の設定を行う貼り合わせウェーハの製造方法である。これにより、イオン注入剥離法を用いてSOI層などの薄膜を形成する際、剥離した直後の薄膜表面に発生する巨大断層欠陥の発生を低減できる貼り合わせウェーハの製造方法が提供される。
国際事務局に記録されている最新の書誌情報