処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 日曜日 05.04.2020 (10:00 午前 CEST)
設定

設定

1. WO2015025357 - メモリシステム

公開番号 WO/2015/025357
公開日 26.02.2015
国際出願番号 PCT/JP2013/072125
国際出願日 19.08.2013
IPC
G11C 16/06 2006.01
G物理学
11情報記憶
C静的記憶
16消去可能でプログラム可能なリードオンリメモリ
02電気的にプログラム可能なもの
06周辺回路,例.メモリへの書込み用
G11C 16/02 2006.01
G物理学
11情報記憶
C静的記憶
16消去可能でプログラム可能なリードオンリメモリ
02電気的にプログラム可能なもの
G11C 16/04 2006.01
G物理学
11情報記憶
C静的記憶
16消去可能でプログラム可能なリードオンリメモリ
02電気的にプログラム可能なもの
04閾値が可変なトランジスタを用いるもの,例.FAMOS
CPC
G11C 11/56
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
G11C 11/5628
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5621using charge storage in a floating gate
5628Programming or writing circuits; Data input circuits
G11C 16/0483
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
04using variable threshold transistors, e.g. FAMOS
0483comprising cells having several storage transistors connected in series
G11C 16/08
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
08Address circuits; Decoders; Word-line control circuits
G11C 16/10
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
10Programming or data input circuits
G11C 16/26
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
26Sensing or reading circuits; Data output circuits
出願人
  • 株式会社 東芝 KABUSHIKI KAISHA TOSHIBA [JP/JP]; 東京都港区芝浦一丁目1番1号 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001, JP
発明者
  • 佐藤 学 SATO, Manabu; JP
  • 渡邉 大毅 WATANABE, Daiki; JP
  • 助川 博 SUKEGAWA, Hiroshi; JP
  • 原 徳正 HARA, Tokumasa; JP
  • 矢尾 浩 YAO, Hiroshi; JP
  • 武田 奈穂美 TAKEDA, Naomi; JP
  • 柴田 昇 SHIBATA, Noboru; JP
  • 清水 孝洋 SHIMIZU, Takahiro; JP
代理人
  • 蔵田 昌俊 KURATA, Masatoshi; 東京都港区虎ノ門一丁目三番二号 勧銀不二屋ビル六階 鈴榮特許綜合事務所内 c/o SUZUYE & SUZUYE, 6th floor, Kangin-Fujiya Bldg. 1-3-2, Toranomon, Minato-ku, Tokyo 1050001, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) MEMORY SYSTEM
(FR) SYSTÈME DE MÉMOIRE
(JA) メモリシステム
要約
(EN)
A memory system is provided with a memory device equipped with: a plurality of memory cells in which data can be rewritten; a plurality of word lines which are connected to the plurality of memory cells; pages provided with a plurality of memory cells that are connected to the same word line; planes provided with a plurality of pages each; a memory cell array provided with a plurality of planes; a plurality of word-line drivers which apply voltage to the plurality of word lines; and a plurality of switches which are established on each of the planes and which allocate the word-line drivers to each of the word lines. The memory system is also provided with a controller which controls the memory device.
(FR)
La présente invention concerne un système de mémoire pourvu d’un dispositif de mémoire équipé de : une pluralité de cellules de mémoire dans lesquelles des données peuvent être réécrites ; une pluralité de lignes de mots qui sont connectées à la pluralité de cellules de mémoire ; des pages pourvues d’une pluralité de cellules de mémoires qui sont connectées à la même ligne de mots ; des plans pourvus chacun d’une pluralité de pages ; un réseau de cellules de mémoire pourvu d’une pluralité de plans ; une pluralité de dispositifs de commande de ligne de mot qui appliquent une tension à la pluralité de lignes de mot ; et une pluralité de commutateurs qui sont établis sur chacun des plans et qui allouent les dispositif de commande de ligne de mots à chacune des lignes de mots. Le système de mémoire est également pourvu d’un dispositif de commande qui commande le dispositif de mémoire.
(JA)
 メモリシステムは、データの書き換えが可能な複数のメモリセルと、複数のメモリセルに接続されている複数のワード線と、同一のワード線に接続された複数のメモリセルを備えるページと、複数のページを備えるプレーンと、プレーンを複数備えるメモリセルアレイと、複数のワード線に電圧を印加する複数のワード線ドライバと、プレーン毎に設けられ、ワード線毎にワード線ドライバを割り当てる複数のスイッチと、を具備するメモリデバイス、及び前記メモリデバイスを制御するコントローラを備える。
国際事務局に記録されている最新の書誌情報