処理中

しばらくお待ちください...

設定

設定

1. WO2015025343 - 電子回路、情報処理装置、及びメモリ制御方法

公開番号 WO/2015/025343
公開日 26.02.2015
国際出願番号 PCT/JP2013/004970
国際出願日 22.08.2013
IPC
G06F 12/16 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
16メモリ内容の破壊に対する保護
CPC
G06F 11/1658
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
16Error detection or correction of the data by redundancy in hardware
1658Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
G06F 11/1666
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
16Error detection or correction of the data by redundancy in hardware
1666where the redundant component is memory or memory area
G06F 2201/81
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2201Indexing scheme relating to error detection, to error correction, and to monitoring
81Threshold
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
発明者
  • 廣瀬 元義 HIROSE, Motoyoshi; JP
代理人
  • 横山 淳一 YOKOYAMA, Junichi; 神奈川県川崎市中原区上小田中4丁目1番1号富士通株式会社内 c/o FUJITSU LIMITED, 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) ELECTRONIC CIRCUIT, INFORMATION PROCESSING DEVICE, AND MEMORY CONTROL METHOD
(FR) CIRCUIT ÉLECTRONIQUE, DISPOSITIF DE TRAITEMENT D'INFORMATIONS, ET PROCÉDÉ DE COMMANDE DE MÉMOIRE
(JA) 電子回路、情報処理装置、及びメモリ制御方法
要約
(EN)
The purpose of the disclosed technique is to provide a means that allows proper access to a memory when a memory control method for switching a memory between mirroring control and non-mirroring control is used, even when a copy operation is being performed during the transition from the non-mirroring control to the mirroring control. When a copy operation is being performed to copy data from a first memory to a second memory during the transition from non-mirroring control to mirroring control in order to implement mirroring control of the first and second memories, if a request for writing data to the first memory is issued, the disclosed method writes the data to both the first and second memories in response to the request, thereby reducing the time during which memory access is prohibited.
(FR)
L'invention vise à fournir des moyens permettant d'accéder correctement à une mémoire quand un procédé de commande de mémoire est utilisé pour commuter une mémoire entre un mode d'écriture miroir et un mode d'écriture non miroir, même quand une opération de copie est exécutée durant la transition du mode d'écriture non miroir au mode d'écriture miroir. Quand une opération de copie est exécutée pour copier des données, d'une première mémoire à une seconde mémoire, durant la transition du mode d'écriture non miroir au mode d'écriture miroir, pour commander les première et seconde mémoires en mode d'écriture miroir, si une demande d'écriture des données dans la première mémoire est émise, le procédé écrit les données sur les première et seconde mémoires en réponse à la demande, ce qui réduit le temps durant lequel l'accès en mémoire est interdit.
(JA)
 開示の技術は、メモリのミラーリング制御と非ミラーリング制御との切り替えを行うメモリの制御方法において、非ミラーリング制御からミラーリング制御への移行時のコピー動作中であっても、メモリへの適切なアクセスを行うことを可能とする手段を提供することを目的とする。 開示の方法によれば、非ミラーリング制御からミラーリング制御への移行時であって、ミラーリング制御される一方のメモリのデータを他方のメモリへコピーを行うコピー動作中は、一方のメモリに対するデータの書き込み要求に対して2つのメモリの両方にデータの書き込みを行うことにより、メモリへのアクセスが禁止される期間を短縮する。
国際事務局に記録されている最新の書誌情報