処理中

しばらくお待ちください...

設定

設定

1. WO2015019540 - 半導体素子基板およびその製造方法

公開番号 WO/2015/019540
公開日 12.02.2015
国際出願番号 PCT/JP2014/003426
国際出願日 26.06.2014
IPC
H01L 21/761 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
76構成部品間の分離領域の形成
761PN接合
H01L 21/22 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
22半導体本体へのまたは半導体本体からのまたは半導体領域間の不純物材料,例.ドーピング材料,電極材料,の拡散;不純物材料の再分布,例.さらなるドーパントの導入または除去をしないもの
H01L 21/265 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
26波または粒子の輻射線の照射
263高エネルギーの輻射線を有するもの
265イオン注入法
H01L 29/74 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70バイポーラ装置
74サイリスタ型装置,例.4層再生作用をもつもの
H01L 29/747 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70バイポーラ装置
74サイリスタ型装置,例.4層再生作用をもつもの
747双方向サイリスタ,例.トライアック
CPC
H01L 21/22
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; ; Interactions between two or more impurities; Redistribution of impurities
H01L 21/761
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
761PN junctions
H01L 2223/5446
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54453for use prior to dicing
5446Located in scribe lines
H01L 23/544
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
544Marks applied to semiconductor devices ; or parts; , e.g. registration marks, ; alignment structures, wafer maps
H01L 29/0646
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0603characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
0642Isolation within the component, i.e. internal isolation
0646PN junctions
H01L 29/66386
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
66007Multistep manufacturing processes
66075of devices having semiconductor bodies comprising group 14 or group 13/15 materials
66227the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
66363Thyristors
66386Bidirectional thyristors
出願人
  • シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府大阪市阿倍野区長池町22番22号 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522, JP
発明者
  • 岡本 朋昭 OKAMOTO, Tomoaki; JP
  • 柳 雅彦 YANAGI, Masahiko; JP
  • 川上 知巳 KAWAKAMI, Tomomi; JP
代理人
  • 田中 光雄 TANAKA, Mitsuo; JP
優先権情報
2013-16561508.08.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR ELEMENT SUBSTRATE, AND METHOD FOR PRODUCING SAME
(FR) SUBSTRAT D'ÉLÉMENT SEMI-CONDUCTEUR ET SON PROCÉDÉ DE PRODUCTION
(JA) 半導体素子基板およびその製造方法
要約
(EN)
The present invention shortens the diffusion time when forming an isolation region without compromising strength against wafer cracks. Multiple circular holes (4a, 4b) are discontinuously and intermittently arranged in juxtaposition with one another on both surfaces of a wafer along a scribe line (SL) between adjacent semiconductor devices, and single conductivity-type (p-type in this mode) isolation diffusion layers (5a, 5b) for element isolation are formed around the circular holes (4a, 4b) in a manner such that the isolation diffusion layers (5a, 5b) reach the center part in the thickness direction from both surfaces of the wafer, and in a manner such that at least a portion of the isolation diffusion layers (5a, 5b) overlap with one another between adjacent holes and between the top and bottom surfaces.
(FR)
La présente invention permet de réduire le temps de diffusion lors de la formation d'une région d'isolation sans pour autant compromettre la résistance contre les fissures de tranches. De multiples orifices circulaires (4a, 4b) sont disposés de manière discontinue et intermittente, en juxtaposition les uns avec les autres sur les deux surfaces d'une tranche et le long d'une ligne de rayure (SL) entre des dispositifs semi-conducteurs adjacents, et des couches de diffusion d'isolation (5a, 5b) à type de conductivité unique (type p dans le présent mode) destinées à l'isolation de l'élément sont formées autour des orifices circulaires (4a, 4b) de manière à ce que les couches de diffusion d'isolation (5a, 5b) atteignent la partie centrale dans la direction de l'épaisseur à partir des deux surfaces de la tranche, et de manière à ce que les couches de diffusion d'isolation (5a, 5b) se chevauchent au moins en partie entre les orifices adjacents et entre les surfaces inférieure et supérieure.
(JA)
ウエハ割れに対する強度を損なわずに、アイソレーション領域形成の拡散時間を短縮する。 互いに隣接する半導体装置間のスクライブラインSLに沿って不連続でかつ断続的にウエハ両面に複数の円形穴4a,4bがそれぞれ並んで配設され、複数の円形穴4a,4bの周りにそれぞれ素子分離用の一導電型(ここではP型)のアイソレーション拡散層5a,5bがウエハ両面から深さ方向中央部に達して隣接穴間および上下底面間で互いに少なくとも一部が重なるように形成されている。
国際事務局に記録されている最新の書誌情報