処理中

しばらくお待ちください...

設定

設定

1. WO2015015982 - 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法

公開番号 WO/2015/015982
公開日 05.02.2015
国際出願番号 PCT/JP2014/067396
国際出願日 30.06.2014
IPC
H01L 23/29 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
28封緘,例.封緘層,被覆
29材料に特徴のあるもの
H01L 21/56 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50サブグループH01L21/06~H01L21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56封緘,例.封緘層,被覆
H01L 23/00 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
H01L 23/31 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
28封緘,例.封緘層,被覆
31配列に特徴のあるもの
CPC
H01L 21/561
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, ; e.g. sealing of a cap to a base of a container
56Encapsulations, e.g. encapsulation layers, coatings
561Batch processing
H01L 2223/54426
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54426for alignment
H01L 2223/54433
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54433containing identification or tracking information
H01L 2223/54486
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54473for use after dicing
54486Located on package parts, e.g. encapsulation, leads, package substrate
H01L 2224/02311
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
023Redistribution layers [RDL] for bonding areas
0231Manufacturing methods of the redistribution layers
02311Additive methods
H01L 2224/02313
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
023Redistribution layers [RDL] for bonding areas
0231Manufacturing methods of the redistribution layers
02313Subtractive methods
出願人
  • 日東電工株式会社 NITTO DENKO CORPORATION [JP/JP]; 大阪府茨木市下穂積1丁目1番2号 1-1-2,Shimohozumi,Ibaraki-shi, Osaka 5678680, JP
発明者
  • 飯野 智絵 IINO, Chie; JP
  • 松村 健 MATSUMURA, Takeshi; JP
  • 志賀 豪士 SHIGA, Goji; JP
  • 盛田 浩介 MORITA, Kosuke; JP
代理人
  • 特許業務法人 ユニアス国際特許事務所 UNIUS PATENT ATTORNEYS OFFICE; JP
優先権情報
2013-16053501.08.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SHEET FOR SEALING AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING SAID SHEET FOR SEALING
(FR) FEUILLE DE SCELLEMENT ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR UTILISANT LADITE FEUILLE DE SCELLEMENT
(JA) 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
要約
(EN)
A thermosetting sheet for sealing, which is used for sealing of an electronic device. One surface of this sheet for sealing has a surface roughness (Ra) of 3 μm or less before curing.
(FR)
L'invention concerne une feuille de scellement thermodurcissable, qui est utilisée pour sceller un dispositif électronique. Une surface de ladite feuille de scellement présente une rugosité de surface (Ra) de 3 μm ou moins avant durcissement.
(JA)
 電子デバイスの封止に使用する熱硬化性の封止用シートであって、一方の面の表面粗さ(Ra)が、硬化前において、3μm以下である封止用シート。
国際事務局に記録されている最新の書誌情報