処理中

しばらくお待ちください...

設定

設定

1. WO2015015899 - 複合型半導体装置およびその制御方法

公開番号 WO/2015/015899
公開日 05.02.2015
国際出願番号 PCT/JP2014/065048
国際出願日 06.06.2014
IPC
H03K 17/08 2006.01
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
08過電流または過電圧に対するスイッチ回路の保護のための変形
H03K 17/10 2006.01
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
10最大許容被開閉電圧を増大させるための変形
H03K 17/687 2006.01
H電気
03基本電子回路
Kパルス技術
17電子的スイッチングまたはゲート,すなわち,メークおよびブレーク接点によらないもの
51特定の構成要素の使用によって特徴づけられたもの
56能動素子として半導体装置を用いるもの
687装置が電界効果トランジスタであるもの
CPC
H03K 17/08142
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
08Modifications for protecting switching circuit against overcurrent or overvoltage
081without feedback from the output circuit to the control circuit
0814by measures taken in the output circuit
08142in field-effect transistor switches
H03K 17/102
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
10Modifications for increasing the maximum permissible switched voltage
102in field-effect transistor switches
H03K 17/6871
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
17Electronic switching or gating, i.e. not by contact-making and –breaking
51characterised by the components used
56by the use, as active elements, of semiconductor devices
687the devices being field-effect transistors
6871the output circuit comprising more than one controlled field-effect transistor
出願人
  • シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府大阪市阿倍野区長池町22番22号 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522, JP
発明者
  • 池谷 直泰 IKETANI, Naoyasu; null
  • 仲嶋 明生 NAKAJIMA, Akio; null
  • 印南 航介 INNAMI, Kohsuke; null
代理人
  • 特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK; 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041, JP
優先権情報
2013-16083701.08.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) COMPOUND SEMICONDUCTOR DEVICE AND METHOD FOR CONTROLLING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR COMPOSITE ET SON PROCÉDÉ DE COMMANDE
(JA) 複合型半導体装置およびその制御方法
要約
(EN)
Provided are a compound semiconductor device and a method for controlling same, whereby space reduction is possible. By an Si-FET (2) being connected first, and a GaN device (1) being connected after the connection of the Si-FET (2), a compound semiconductor device (10) is connected.
(FR)
L'invention concerne un dispositif semi-conducteur composite et un procédé de commande de celui-ci, de sorte qu'une réduction de la superficie est possible. Tout d'abord, un Si-FET (2) est connecté en premier et de ce fait, un dispositif GaN (1) est connecté après la connexion du Si-FET (2), puis un dispositif semi-conducteur composite (10) est connecté.
(JA)
 省スペース化を可能とする複合型半導体装置およびその制御方法を提供する。Si-FET(2)が先に導通し、GaNデバイス(1)はSi-FET(2)の導通後に導通することによって、複合型半導体装置(10)が導通する。
国際事務局に記録されている最新の書誌情報