処理中

しばらくお待ちください...

設定

設定

1. WO2015015800 - 半導体基板および半導体基板の製造方法

公開番号 WO/2015/015800
公開日 05.02.2015
国際出願番号 PCT/JP2014/003974
国際出願日 29.07.2014
IPC
H01L 21/338 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
338ショットキーゲートを有するもの
C23C 16/34 2006.01
C化学;冶金
23金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法または化学蒸着による被覆一般
16ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
22金属質材料以外の無機質材料の析出に特徴のあるもの
30化合物,混合物または固溶体の析出,例.ほう化物,炭化物,窒化物
34窒化物
H01L 21/205 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20基板上への半導体材料の析出,例.エピタキシャル成長
205固体を析出させるガス状化合物の還元または分解を用いるもの,すなわち化学的析出を用いるもの
H01L 29/778 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
778二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H01L 29/812 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
80PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812ショットキーゲートを有するもの
CPC
C23C 16/303
CCHEMISTRY; METALLURGY
23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
16Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
22characterised by the deposition of inorganic material, other than metallic material
30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
303Nitrides
C30B 25/02
CCHEMISTRY; METALLURGY
30CRYSTAL GROWTH
BSINGLE-CRYSTAL-GROWTH
25Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
02Epitaxial-layer growth
C30B 29/403
CCHEMISTRY; METALLURGY
30CRYSTAL GROWTH
BSINGLE-CRYSTAL-GROWTH
29Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
10Inorganic compounds or compositions
40AIIIBV compounds ; wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
403AIII-nitrides
C30B 29/68
CCHEMISTRY; METALLURGY
30CRYSTAL GROWTH
BSINGLE-CRYSTAL-GROWTH
29Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
60characterised by shape
68Crystals with laminate structure, e.g. "superlattices"
H01L 21/02458
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02436Intermediate layers between substrates and deposited layers
02439Materials
02455Group 13/15 materials
02458Nitrides
H01L 21/02507
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02436Intermediate layers between substrates and deposited layers
02494Structure
02496Layer structure
02505consisting of more than two layers
02507Alternating layers, e.g. superlattice
出願人
  • 住友化学株式会社 SUMITOMO CHEMICAL COMPANY, LIMITED [JP/JP]; 東京都中央区新川二丁目27番1号 27-1, Shinkawa 2-chome, Chuo-ku, Tokyo 1048260, JP
発明者
  • 佐沢 洋幸 SAZAWA, Hiroyuki; US
代理人
  • 龍華国際特許業務法人 RYUKA IP LAW FIRM; 東京都新宿区西新宿1-6-1 新宿エルタワー22階 22F, Shinjuku L Tower, 1-6-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo 1631522, JP
優先権情報
2013-15836530.07.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE
(FR) SUBSTRAT À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体基板および半導体基板の製造方法
要約
(EN)
This invention provides a semiconductor substrate in which: a first superlattice layer contains a plurality of first unit layers, each of which comprises a first layer and a second layer; a second superlattice layer contains a plurality of second unit layers, each of which comprises a third layer and a fourth layer; each first layer comprises Alx1Ga1x1N (with 0 < x1 ≤ 1); each second layer comprises Aly1Ga1y1N (with 0 ≤ y1 < 1 and x1 > y1); each third layer comprises Alx2Ga1-x2N (with 0 < x2 ≤ 1); each fourth layer comprises Aly2Ga1y2N (with 0 ≤ y2 < 1 and x2 > y2); the first superlattice layer and the second superlattice layer have different average lattice constants; and the first superlattice layer and/or the second superlattice layer contains in excess of 7×1018 breakdown-voltage-improving impurity atoms per cubic centimeter.
(FR)
Cette invention concerne un substrat à semi-conducteurs dans lequel : une première couche à super-réseau contient une pluralité de premières couches unitaires, chacune d'elles comprenant une première couche et une seconde couche ; une deuxième couche à super-réseau contenant une pluralité de deuxièmes couches unitaires, chacune d'elles comprenant une troisième couche et une quatrième couche ; chaque première couche comprend Alx1Ga1−x1N (0 < x1 ≤ 1); chaque deuxième couche comprend Aly1Ga1−y1N (0 ≤ y1 < 1 et x1 > y1); chaque troisième couche comprend Alx2Ga1-x2N (0 < x2 ≤ 1); chaque quatrième couche comprend Aly2Ga1−y2N (0 ≤ y2 < 1 et x2 > y2); la première et la deuxième couche de super-réseau présentent différentes constantes de réseau moyennes ; et la première couche à super-réseau et/ou la deuxième couche à super-réseau contient un excédent de 7×1018 atomes d'impuretés améliorant la tension disruptive par centimètre cube.
(JA)
 第1超格子層が、第1層および第2層からなる第1単位層を複数有し、第2超格子層が、第3層および第4層からなる第2単位層を複数有し、第1層が、Alx1Ga1-x1N(0<x1≦1)からなり、第2層が、Aly1Ga1-y1N(0≦y1<1、x1>y1)からなり、第3層が、Alx2Ga1-x2N(0<x2≦1)からなり、第4層が、Aly2Ga1-y2N(0≦y2<1、x2>y2)からなり、第1超格子層の平均格子定数と第2超格子層の平均格子定数とが異なり、第1超格子層および第2超格子層から選択された1以上の層に、耐電圧を向上する不純物原子が、7×1018[atoms/cm3]を超える密度で含まれる半導体基板を提供する。
Other related publications
国際事務局に記録されている最新の書誌情報