処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 日曜日 05.04.2020 (10:00 午前 CEST)
設定

設定

1. WO2015015746 - 配線基板およびその製造方法

公開番号 WO/2015/015746
公開日 05.02.2015
国際出願番号 PCT/JP2014/003806
国際出願日 17.07.2014
IPC
H05K 1/02 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1印刷回路
02細部
H01L 23/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
12マウント,例.分離できない絶縁基板
H05K 1/11 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1印刷回路
02細部
11印刷回路への,または印刷回路間の電気的接続のための印刷要素
H05K 3/40 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
40印刷回路への,または印刷回路間の電気的接続のための印刷要素の形成
H05K 3/46 2006.01
H電気
05他に分類されない電気技術
K印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3印刷回路を製造するための装置または方法
46多重層回路の製造
CPC
H01L 23/13
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
12Mountings, e.g. non-detachable insulating substrates
13characterised by the shape
H01L 23/49805
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements
488consisting of soldered ; or bonded; constructions
498Leads, ; i.e. metallisations or lead-frames; on insulating substrates, ; e.g. chip carriers
49805the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
H01L 23/49822
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements
488consisting of soldered ; or bonded; constructions
498Leads, ; i.e. metallisations or lead-frames; on insulating substrates, ; e.g. chip carriers
49822Multilayer substrates
H01L 23/49827
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements
488consisting of soldered ; or bonded; constructions
498Leads, ; i.e. metallisations or lead-frames; on insulating substrates, ; e.g. chip carriers
49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
H01L 23/552
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
552Protection against radiation, e.g. light ; or electromagnetic waves
H01L 2924/0002
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
出願人
  • 日本特殊陶業株式会社 NGK SPARK PLUG CO., LTD. [JP/JP]; 愛知県名古屋市瑞穂区高辻町14番18号 14-18,Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi 4678525, JP
発明者
  • 常見 太基 TSUNEMI, Daiki; JP
  • 森田 雅仁 MORITA, Masahito; JP
  • 鬼頭 直樹 KITO, Naoki; JP
  • 井川 達晴 IKAWA, Tatsuharu; JP
  • 児玉 拓之 KODAMA, Hiroyuki; JP
代理人
  • 青木 昇 AOKI, Noboru; JP
優先権情報
2013-16088502.08.2013JP
2014-11537204.06.2014JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) WIRING SUBSTRATE AND METHOD FOR PRODUCING SAME
(FR) SUBSTRAT DE CÂBLAGE ET SON PROCÉDÉ DE PRODUCTION
(JA) 配線基板およびその製造方法
要約
(EN)
Provided are: a wiring substrate for preventing a negative electrical effect caused by an end surface of a wire conductor used for plating and exposed on a side surface of the wiring substrate, and definitively preventing a negative effect caused by EMI noise between the inside and outside of the substrate body; and a method for producing same. A wiring substrate (1a) containing: a substrate body (2) comprising an insulating material, and having a surface (3) and a rear surface (4) which are rectangular when seen from a planar view, and quadrilateral side surfaces (5a, 5b) positioned between these surfaces; and a wire conductor (8) used for plating and having an end surface thereof exposed on one of the side surfaces (5a, 5b) of the substrate body (2). The wiring substrate (1a) is further equipped with: a first insulating layer (11) formed so as to cover the end surface of the wire conductor (8) used for plating on the side surface (5a, 5b) on which the end surface of the wire conductor (8) used for plating is exposed, of the side surfaces (5a, 5b) of the substrate body (2); and on the side surface (5a, 5b) of the substrate body (2) on which the first insulating layer (11) is formed, a conductive layer (12) formed in the side-surface direction of the side surface (5a, 5b) containing the surface of the first insulating layer (11). Furthermore, the conductive layer (12) is electrically connected to a ground layer (10) formed inside the substrate body (2).
(FR)
L'invention concerne un substrat de câblage conçu pour prévenir un effet électrique négatif causé par une surface d'extrémité d'un fil conducteur utilisé pour l'électrodéposition et exposé sur une surface latérale du substrat de câblage et pour prévenir définitivement un effet négatif causé par le bruit EMI entre l'intérieur et l'extérieur du corps du substrat. L'invention concerne également un procédé pour sa production. Le substrat de câblage (1a) selon l'invention comprend : un corps de substrat (2) comprenant un matériau isolant et ayant une surface (3) et une surface arrière (4) qui, vues depuis une vue plane, sont rectangulaires, et des surfaces latérales (5a, 5b) quadrilatérales placées entre ces surfaces ; et un fil conducteur (8) utilisé pour l'électrodéposition et dont une surface d'extrémité est exposée sur l'une des surfaces latérales (5a, 5b) du corps de substrat (2). Le substrat de câblage (1a) est en outre équipé d'une première couche isolante (11) formée de manière à couvrir la surface d'extrémité du fil conducteur (8) utilisé pour l'électrodéposition sur la surface latérale (5a, 5b) sur laquelle la surface d'extrémité du fil conducteur (8) utilisé pour l'électrodéposition est exposée, parmi les surfaces latérales (5a, 5b) du corps de substrat (2) ; et sur la surface latérale (5a, 5b) du corps de substrat (2) sur laquelle est formée la première couche isolante (11), une couche conductrice (12) formée dans la direction de la surface latérale de la surface latérale (5a, 5b) contenant la surface de la première couche isolante (11). De plus, la couche conductrice (12) est reliée électriquement à une couche de masse (10) formée à l'intérieur du corps de substrat (2).
(JA)
 配線基板の側面に露出するメッキ用配線導体の端面による電気的な悪影響を防止し、且つ基板本体の内外間におけるEMIノイズによる悪影響をも確実に防げる配線基板およびその製造方法を提供する。 絶縁材からなり、平面視が矩形の表面3および裏面4ならびにこれらの間に位置する四辺の側面5a,5bを有する基板本体2と、該基板本体2における何れかの側面5a,5bに端面が露出しているメッキ用配線導体8とを含む配線基板1aであって、基板本体2の側面5a,5bのうち、メッキ用配線導体8の端面が露出する側面5a,5bにおいて、該メッキ用配線導体8の端面を覆って形成された第1絶縁層11と、該第1絶縁層11が形成された基板本体2の側面5a,5bにおいて、該第1絶縁層11の表面を含む側面5a,5bの辺方向に沿って形成された導体層12とを備え、該導体層12は、基板本体2の内部に形成された接地層10と電気的に接続されている、配線基板1a。
国際事務局に記録されている最新の書誌情報