処理中

しばらくお待ちください...

設定

設定

1. WO2015015629 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

公開番号 WO/2015/015629
公開日 05.02.2015
国際出願番号 PCT/JP2013/070959
国際出願日 02.08.2013
IPC
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 21/265 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
26波または粒子の輻射線の照射
263高エネルギーの輻射線を有するもの
265イオン注入法
H01L 21/316 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
314無機物層
316酸化物またはガラス性酸化物または酸化物を基礎としたガラスからなるもの
H01L 29/78 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
CPC
H01L 21/02043
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02041Cleaning
02043Cleaning before device manufacture, i.e. Begin-Of-Line process
H01L 21/02301
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02107Forming insulating materials on a substrate
02296characterised by the treatment performed before or after the formation of the layer
02299pre-treatment
02301in-situ cleaning
H01L 21/046
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
0445the devices having semiconductor bodies comprising crystalline silicon carbide
0455Making n or p doped regions or layers, e.g. using diffusion
046using ion implantation
H01L 21/049
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
0445the devices having semiconductor bodies comprising crystalline silicon carbide
048Making electrodes
049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
H01L 29/1095
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
10with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
1095Body region, i.e. base region, of DMOS transistors or IGBTs
H01L 29/1608
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
12characterised by the materials of which they are formed
16including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
1608Silicon carbide
出願人
  • 株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
発明者
  • 松村 三江子 MATSUMURA, Mieko; JP
  • 濱村 浩孝 HAMAMURA, Hirotaka; JP
  • 小林 慶亮 KOBAYASHI, Keisuke; JP
  • 三木 浩史 MIKI, Hiroshi; JP
  • 峰 利之 MINE, Toshiyuki; JP
  • 毛利 友紀 MORI, Yuki; JP
代理人
  • 井上 学 INOUE, Manabu; 東京都千代田区丸の内一丁目6番1号 株式会社日立製作所内 c/o HITACHI, LTD., 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008220, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SILICON CARBIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SILICON CARBIDE SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR AU CARBURE DE SILICIUM
(JA) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
要約
(EN)
The present invention addresses the problem of achieving a SiC-MOSFET with superior characteristics which suppresses the generation of a SiCxOy component at the interface between SiO2 and SiC in an active region, a gatepad portion, and an element terminator, the SiCxOy component being generated during the process of fabricating the SiC-MOSFET. In the present invention, removal of a damage layer that has been caused by ion implantation is performed by thermal treatment and hydrofluoric acid cleaning within an atmosphere that includes NO, N2O, or NH3 so that generation of a SiCxOy component prior to a gate oxide film step is suppressed, thus resolving the above-mentioned problem.
(FR)
La présente invention aborde le problème de réalisation d'un MOSFET au SiC aux caractéristiques supérieures qui supprime la génération d'un composant SiCxOy à l'interface entre le SiO2 et le SiC dans une zone active, une partie de pastille de grille et un terminateur d'élément, le composant SiCxOy étant généré pendant le processus de fabrication du MOSFET au SiC. Selon la présente invention, le retrait d'une couche de dommages qui a été causée par l'implantation d'ions est effectué par traitement thermique et nettoyage à l'acide fluorhydrique dans une atmosphère qui inclut du NO, du N2O, ou du NH3 de sorte que la génération du composant SiCxOy avant une étape de pellicule d'oxyde de grille est supprimée, résolvant ainsi le problème susmentionné.
(JA)
 本発明は、SiC-MOSFET作製プロセス中に生成される、アクティブ領域、ゲートパッド部、および素子終端部の、SiOとSiCの界面のSiC成分の生成を抑制し、特性の優れるSiC-MOSFETを得ることを課題とする。 本発明では、イオン注入によるダメージ層の除去を、NO、NO、またはNHを含む雰囲気中の熱処理と弗酸洗浄により行って、ゲート酸化膜工程より前にSiC成分が生成されることを抑制し、上述の課題を解決する。
国際事務局に記録されている最新の書誌情報