処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 火曜日 25.01.2022 (12:00 午後 CET)
設定

設定

出願の表示

1. WO2014192735 - 半導体装置

公開番号 WO/2014/192735
公開日 04.12.2014
国際出願番号 PCT/JP2014/063954
国際出願日 27.05.2014
IPC
H01L 21/8242 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
8239メモリ構造
8242ダイナミックランダムアクセスメモリ構造(DRAM)
H01L 21/336 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 27/108 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
105電界効果構成部品を含むもの
108ダイナミックランダムアクセスメモリ構造
H01L 29/78 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
CPC
H01L 27/0207
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
0203Particular design considerations for integrated circuits
0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
H01L 27/10814
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
10805with one-transistor one-capacitor memory cells
10808the storage electrode stacked over transistor
10814with capacitor higher than bit line level
H01L 27/10823
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
10805with one-transistor one-capacitor memory cells
10823the transistor having a trench structure in the substrate
H01L 27/10876
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
10844Multistep manufacturing methods
10847for structures comprising one transistor one-capacitor memory cells
10873with at least one step of making the transistor
10876the transistor having a trench structure in the substrate
H01L 27/10891
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
10844Multistep manufacturing methods
10847for structures comprising one transistor one-capacitor memory cells
10882with at least one step of making a data line
10891with at least one step of making a word line
出願人
  • ピーエスファイブ ルクスコ エスエイアールエル PS5 LUXCO S.A.R.L. [LU]/[LU] (AllExceptUS)
  • 高石 芳宏 TAKAISHI, Yoshihiro [JP]/[JP] (US)
発明者
  • 高石 芳宏 TAKAISHI, Yoshihiro
代理人
  • 特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.
優先権情報
2013-11592031.05.2013JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN) The present invention provides a semiconductor device wherein the current drive capacities of transistors that are arranged in adjacent active regions can be improved without having the operations of the transistors arranged in the adjacent active regions interfere with each other. This semiconductor device comprises: first and second transistors (31-1, 31-2) that are arranged in a first active region (19-1) and have first and second word lines (74, 75); and first and second transistors (32-1, 32-2) that are arranged in the first active region (19-1) and have third and fourth word lines (98, 99). The first word line (74) that constitutes the first transistors (31-1, 32-1) is configured to be in contact with a second element isolation region (17A) or a second element isolation region (17B), and the fourth word line (99) that constitutes the second transistors (31-2, 32-2) is configured to be in contact with the second element isolation region (17B) or a second element isolation region (17C).
(FR) La présente invention concerne un dispositif à semi-conducteur, les capacités de production de courant de transistors disposés dans des zones actives adjacentes pouvant être améliorées sans que les opérations des transistors disposés dans les zones actives adjacentes n'interfèrent les unes avec les autres. Ce dispositif à semi-conducteur comprend : des premier et second transistors (31-1, 31-2) disposés dans une première zone active (19-1) et présentant des première et deuxième lignes de mots (74, 75) ; et des premier et second transistors (32-1, 32-2) disposés dans la première zone active (19-1) et présentant des troisième et quatrième lignes de mots (98, 99). La première ligne de mots (74) constituant les premiers transistors (31-1, 32-1) est conçue pour être en contact avec une seconde zone d'isolation d'élément (17A) ou une seconde zone d'isolation d'élément (17B), et la quatrième ligne de mots (99) constituant les seconds transistors (31-2, 32-2) est conçue pour être en contact avec la seconde zone d'isolation d'élément (17B) ou une seconde zone d'isolation d'élément (17C).
(JA)  本発明は、隣接する活性領域に配置されるトランジスタの動作が干渉することなく、隣接する活性領域に配置されたトランジスタの電流駆動能力を向上させることの可能な半導体装置を提供する。半導体装置は、第1の活性領域(19-1)に配置され、かつ第1及び第2のワード線(74,75)を有する第1及び第2のトランジスタ(31-1,31-2)と、第1の活性領域(19-1)に配置され、かつ第3及び第4のワード線(98,99)を有する第1及び第2のトランジスタ(32-1,32-2)と、を有し、第1のトランジスタ(31-1,32-1)を構成する第1のワード線(74)と第2の素子分離領域(17A)または第2の素子分離領域(17B)とを接触させ、第2のトランジスタ(31-2,32-2)を構成する第4のワード線(99)と第2の素子分離領域(17B)または第2の素子分離領域(17C)とを接触させる。
Related patent documents
国際事務局に記録されている最新の書誌情報