(EN) [Problem] To provide a semiconductor device suitable for use as an upper-side package of a semiconductor device having a PoP structure. [Solution] This invention is provided with a semiconductor chip (10) flip-chip mounted on one surface (32) of a wiring board (30), and a semiconductor chip (20) flip-chip mounted on the other surface (33) of the wiring board (30), the semiconductor chips (10, 20) being installed in directions that differ by 90°. It is thereby possible to prevent the layout of wiring patterns (41, 42) on the wiring board (30) from becoming locally congested and enhance the freedom of layout. In addition, when the semiconductor chips (10, 20) are mounted on the wiring board (30), the location at which the load concentrates can be held by a stage, thereby making it possible to prevent the wiring board from deforming.
(FR) [Problème] La présente invention concerne un dispositif semi-conducteur approprié pour être utilisé en tant que boîtier supérieur d'un dispositif semi-conducteur ayant une structure PoP. [Solution] La présente invention propose une puce à semi-conducteur (10) montée en technique flip-chip sur une surface (32) d'une carte à circuits imprimés (30), et une puce à semi-conducteur (20) montée en technique flip-chip sur l'autre surface (33) de la carte à circuits imprimés (30), les puces à semi-conducteur (10, 20) étant installées dans des directions qui diffèrent de 90° l'une de l'autre. Il est donc possible d'empêcher la congestion locale de l'implantation de motifs de câblage (41, 42) sur la carte à circuits imprimés (30) et d'améliorer la liberté d'implantation. De plus, lorsque les puces à semi-conducteur (10, 20) sont montées sur la carte à circuits imprimés (30), la position à laquelle la charge se concentre peut être maintenue par une platine, ce qui permet d'empêcher la déformation de la carte à circuits imprimés.
(JA) 【課題】PoP構造を有する半導体装置の上側パッケージとしての利用が好適な半導体装置を提供する。 【解決手段】配線基板30の一面32にフリップチップ実装された半導体チップ10と、配線基板30の他面33にフリップチップ実装された半導体チップ20とを備え、これら半導体チップ10,20の搭載方向が互いに90°異なっている。これにより、配線基板30上における配線パターン41,42のレイアウトが局所的に密集することが無く、レイアウトの自由度を高めることが可能となる。しかも、半導体チップ10,20を配線基板30に実装する際、荷重が集中する位置をステージによって保持することができるため、配線基板に生じる変形を防止することが可能となる。