WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014163098) 半導体装置
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2014/163098 国際出願番号: PCT/JP2014/059702
国際公開日: 09.10.2014 国際出願日: 02.04.2014
IPC:
G11C 11/413 (2006.01) ,H03K 19/177 (2006.01)
出願人: TAIYO YUDEN CO., LTD.[JP/JP]; 16-20, Ueno 6-chome, Taito-ku, Tokyo 1100005, JP
発明者: SATO Masayuki; JP
Katsu Mitsunori; JP
YOSHIDA Hideaki; JP
KOZUTSUMI Hiroyuki; JP
代理人: TAKAHASHI Shinji; 8-7, Fukasawa 4-chome, Setagaya-ku, Tokyo 1580081, JP
優先権情報:
2013-07677502.04.2013JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約: front page image
(EN) [Problem] To restrict the power consumed by memory access in a system on chip device. [Solution] A system on chip device characterized by being provided with a processor that executes calculation processing in synchronization with a clock, a storage unit that operates out of synchronization with said clock, and an address transition detection unit that detects a transition in an address output to the storage unit from the processor, and by the address transition detection unit activating a word line of the storage unit when an address transition is detected.
(FR) L'invention vise à limiter la puissance consommée par l'accès à une mémoire dans un dispositif à système sur puce. À cet effet, un dispositif à système sur puce est caractérisé en ce qu'il comprend un processeur qui exécute un traitement de calcul en synchronisation avec une horloge, une unité de stockage fonctionnant en désynchronisation avec ladite horloge, et une unité de détection de transition d'adresse qui détecte une transition dans une adresse produite en sortie en direction de l'unité de stockage à partir du processeur, l'unité de détection de transition d'adresse activant en outre une ligne de mots de l'unité de stockage lors de la détection d'une transition d'adresse.
(JA) 【課題】システムオンチップデバイスにおけるメモリアクセスの消費電力を抑制する。 【解決手段】クロックに同期して演算処理を実行するプロセッサと、前記クロックに非同期で動作する記憶部と、前記プロセッサから前記記憶部に出力されるアドレスの遷移を検出するアドレス遷移検出部を備え、前記アドレス遷移検出部は、前記アドレスの遷移を検出する場合、前記記憶部のワード線をアクティブにすることを特徴とするシステムオンチップデバイス。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)