WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014157178) パワーモジュール
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2014/157178 国際出願番号: PCT/JP2014/058238
国際公開日: 02.10.2014 国際出願日: 25.03.2014
IPC:
H01L 23/373 (2006.01) ,B23K 35/26 (2006.01) ,C22C 13/00 (2006.01)
出願人: MITSUBISHI MATERIALS CORPORATION[JP/JP]; 3-2, Otemachi 1-chome, Chiyoda-ku, Tokyo 1008117, JP
発明者: OHASHI Toyo; JP
NAGATOMO Yoshiyuki; JP
代理人: SHIGA Masatake; 1-9-2, Marunouchi, Chiyoda-ku, Tokyo 1006620, JP
優先権情報:
2013-07082329.03.2013JP
発明の名称: (EN) POWER MODULE
(FR) MODULE D'ALIMENTATION
(JA) パワーモジュール
要約: front page image
(EN) The present invention is a power module which is provided with: a substrate for power modules, which is obtained by providing a circuit layer (12) on one surface of an insulating layer; and a semiconductor element (3) which is bonded onto the circuit layer (12). A copper layer that is formed of copper or a copper alloy is provided on the bonding surface of the circuit layer (12), at which the circuit layer (12) is bonded to the semiconductor element (3). A solder layer (20) is formed, using a solder material, between the circuit layer (12) and the semiconductor element (3). The solder layer (20) is provided with an alloy layer (21) at the interface with the circuit layer (12), and the alloy layer (21) contains, as a main component, Sn, while containing 0.5-10 mass% (inclusive) of Ni and 30-40 mass% (inclusive) of Cu. The coverage of the interface by the alloy layer (21) is 85% or more.
(FR) La présente invention concerne un module d'alimentation qui comprend : un substrat pour modules d'alimentation, qui est obtenu par disposition d'une couche de circuit (12) sur une surface d'une couche isolante ; et un élément semi-conducteur (3) qui est collé sur la couche de circuit (12). Une couche de cuivre qui est formée de cuivre ou d'un alliage de cuivre est agencée sur la surface de collage de la couche de circuit (12), sur laquelle la couche de circuit (12) est collée à l'élément semi-conducteur (3). Une couche de matériau de soudure (20) est formée, à l'aide d'un matériau de soudure, entre la couche de circuit (12) et l'élément semi-conducteur (3). La couche de matériau de soudure (20) comprend une couche d'alliage (21) à l'interface avec la couche de circuit (12), et la couche d'alliage (21) contient, en tant que composant principal, Sn, tout en contenant de 0,5 à 10 % en masse (inclus) de Ni et de 30 à 40 % en masse (inclus) de Cu. La couverture de l'interface par la couche d'alliage (21) est de 85 % ou plus.
(JA)  本発明は、絶縁層の一方の面に回路層(12)が配設されたパワーモジュール用基板と、前記回路層(12)上に接合された半導体素子(3)と、を備えたパワーモジュールであって、前記回路層(12)のうち前記半導体素子(3)との接合面には、銅又は銅合金からなる銅層が設けられ、前記回路層(12)と前記半導体素子(3)との間には、はんだ材を用いて形成されたはんだ層(20)が設けられ、前記はんだ層(20)のうち前記回路層(12)との界面には、主成分としてSnを含有するとともに、Niを0.5mass%以上10mass%以下、Cuを30mass%以上40mass%以下、含有する合金層(21)が形成され、前記界面における前記合金層(21)の被覆率が85%以上である。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)