WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2014/156133 国際出願番号: PCT/JP2014/001721
国際公開日: 02.10.2014 国際出願日: 25.03.2014
IPC:
H01L 29/786 (2006.01) ,H01L 21/336 (2006.01) ,H01L 51/50 (2006.01) ,H05B 33/08 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
51
能動部分として有機材料を用い,または能動部分として有機材料と他の材料との組み合わせを用いる固体装置;このような装置またはその部品の製造または処理に特に適用される方法または装置
50
光放出に特に適用されるもの,例.有機発光ダイオード(OLED)または高分子発光ダイオード(PLED)
H 電気
05
他に分類されない電気技術
B
電気加熱;他に分類されない電気照明
33
エレクトロルミネッセンス光源
02
細部
08
特殊な用途に適しない回路装置
出願人: PANASONIC CORPORATION[JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP
発明者: MIYAMOTO, Akihito; null
OKUMOTO, Yuko; null
代理人: NAKAJIMA & ASSOCIATES IP FIRM; 6F, Yodogawa 5-Bankan, 2-1, Toyosaki 3-chome, Kita-ku, Osaka-shi, Osaka 5310072, JP
優先権情報:
2013-06384926.03.2013JP
発明の名称: (EN) ELECTRONIC DEVICE AND PRODUCTION METHOD FOR ELECTRONIC DEVICE
(FR) DISPOSITIF ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION POUR DISPOSITIF ÉLECTRONIQUE
(JA) 電子デバイス及び電子デバイスの製造方法
要約:
(EN) An electronic device, having: a substrate; a partition wall arranged above the substrate; a semiconductor layer arranged inside an opening surrounded by the partition wall; and a pair of electrodes electrically connected to the semiconductor layer. An outline of the opening, in the planar view, includes: a first side being a straight line section; a second side being a straight line section that extends to one end of the first side via a first connecting section; and a third side being a straight line section that extends to the other end of the first side via a second connecting section. The area of a first connecting region surrounded by a first virtual straight line being an extension of the first side, a second virtual straight line being an extension of the second side, and the first connecting section is different from the area of a second connecting region surrounded by a third virtual straight line being an extension of the third side, the first virtual straight line, and the second connecting section.
(FR) L'invention porte sur un dispositif électronique ayant : un substrat; une paroi de séparation disposée au-dessus du substrat; une couche de semi-conducteur disposée à l'intérieur d'une ouverture entourée par la paroi de séparation; et une paire d'électrodes connectées électriquement à la couche de semi-conducteur. Un contour de l'ouverture, dans la vue en plan, comprend : un premier côté qui est une section de ligne droite; un second côté qui est une section de ligne droite qui s'étend vers une extrémité du premier côté par l'intermédiaire d'une première section de connexion; et un troisième côté qui est une section de ligne droite qui s'étend vers l'autre extrémité du premier côté par l'intermédiaire d'une seconde section de connexion. La zone d'une première région de connexion entourée par une première ligne droite virtuelle qui est une extension du premier côté, une seconde ligne droite virtuelle qui est une extension du second côté, et la première section de connexion est différente de la zone d'une seconde région de connexion entourée par une troisième ligne droite virtuelle qui est une extension du troisième côté, la première ligne droite virtuelle, et la seconde section de connexion.
(JA)  基板と、前記基板の上方に配置された隔壁と、前記隔壁により囲まれた開口部内に配置された半導体層と、前記半導体層と電気的に接続された一対の電極とを有する電子デバイスである。前記開口部の平面視における輪郭線は、直線部分である第1の辺部と、前記第1の辺部の一端に第1の連結部を介して連なる直線部分である第2の辺部と、前記第1の辺部の他端に第2の連結部を介して連なる直線部分である第3の辺部とを含む。そして、前記第1の辺部を延伸した第1の仮想直線、前記第2の辺部を延伸した第2の仮想直線、および前記第1の連結部により囲まれる第1の連結部領域の面積は、前記第3の辺部を延伸した第3の仮想直線、前記第1の仮想直線、および前記第2の連結部により囲まれる第2の連結部領域の面積と異なる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)