処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2014132689 - 炭化珪素半導体装置

公開番号 WO/2014/132689
公開日 04.09.2014
国際出願番号 PCT/JP2014/050625
国際出願日 16.01.2014
IPC
H01L 29/47 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
40電極
43構成材料に特徴のあるもの
47ショットキー障壁電極
H01L 21/8234 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
H01L 27/04 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
H01L 27/06 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
06複数の個々の構成部品を反復しない形で含むもの
H01L 29/06 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
06半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H01L 29/12 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
12構成材料に特徴のあるもの
CPC
H01L 21/0495
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
0445the devices having semiconductor bodies comprising crystalline silicon carbide
048Making electrodes
0495Schottky electrodes
H01L 29/045
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
04characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
045by their particular orientation of crystalline planes
H01L 29/0619
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0603characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
0607for preventing surface leakage or controlling electric field concentration
0611for increasing or controlling the breakdown voltage of reverse biased devices
0615by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
0619with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
H01L 29/0623
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0603characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
0607for preventing surface leakage or controlling electric field concentration
0611for increasing or controlling the breakdown voltage of reverse biased devices
0615by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
0619with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
0623Buried supplementary region, e.g. buried guard ring
H01L 29/0661
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
0657characterised by the shape of the body
0661specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
H01L 29/0878
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
08with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
0843Source or drain regions of field-effect devices
0847of field-effect transistors with insulated gate
0852of DMOS transistors
0873Drain regions
0878Impurity concentration or distribution
出願人
  • 住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP]/[JP]
発明者
  • 増田 健良 MASUDA, Takeyoshi
  • 和田 圭司 WADA, Keiji
  • 平塚 健二 HIRATSUKA, Kenji
代理人
  • 特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.
優先権情報
2013-04054201.03.2013JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SILICON CARBIDE SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR EN CARBURE DE SILICIUM
(JA) 炭化珪素半導体装置
要約
(EN) A silicon carbide film (90) includes a drift layer (81) that forms a first main surface (P1) and is of a first conductivity type. The drift layer (81) has a first region (81A) that forms the first main surface (P1), and a second region (81B) that is provided on the first region (81A) with an interface (IF) therebetween. The interface (IF) has a center surface (FC), and an outer peripheral surface (FT) that surrounds the center surface (FC). The silicon carbide film (90) includes an embedded region that is partially provided in the interface (IF) and is of a second conductivity type. The embedded region has an electric field attenuated region (71) that is provided to the center surface (FC), and a guard ring region (73) that is provided to the outer peripheral surface (FT). A transistor element and a Schottky barrier diode element are arranged on the center surface (FC) and the outer peripheral surface.
(FR) L'invention concerne un film en carbure de silicium (90) contenant une couche de dérivation (81) formant une première surface principale (P1) et présentant un premier type de conductivité. La couche de dérivation (81) présente une première zone (81A) formant la première surface principale (P1) et une seconde zone (81B) présente sur la première zone (81A), une interface (IF) étant située entre elles. L'interface (IF) présente une surface centrale (FC) et une surface périphérique (FT) entourant la surface centrale (FC). Le film en carbure de silicium (90) contient une zone encastrée en partie disposée dans l'interface (IF) et présentant un second type de conductivité. La zone encastrée présente une zone de détente de champ électrique (71) ménagée dans la surface centrale (FC) et une zone de grille de protection (73) ménagée dans la surface périphérique (FT). Un élément transistor et un élément diode à barrière de Schottky sont disposés sur la surface centrale (FC) et la surface périphérique.
(JA)  炭化珪素膜(90)は、第1の主面(P1)をなし、第1の導電型を有するドリフト層(81)を含む。ドリフト層(81)は、第1の主面(P1)をなす第1の領域(81A)と、第1の領域(81A)上に界面(IF)を介して設けられた第2の領域(81B)とを有する。界面(IF)は、中央面(FC)と、中央面(FC)を取り囲む外縁面(FT)とを有する。炭化珪素膜(90)は、界面(IF)に部分的に設けられ第2の導電型を有する埋込領域を含む。埋込領域は、中央面(FC)に設けられた電界緩和領域(71)と、外縁面(FT)に設けられたガードリング領域(73)とを有する。トランジスタ素子およびショットキーバリアダイオード素子が中央面(FC)および外縁面上に配置されている。
関連特許文献
国際事務局に記録されている最新の書誌情報