WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014129438) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/129438    国際出願番号:    PCT/JP2014/053713
国際公開日: 28.08.2014 国際出願日: 18.02.2014
IPC:
G11C 11/4076 (2006.01), G11C 11/407 (2006.01)
出願人: PS4 LUXCO S.A.R.L. [LU/LU]; 208, Val des Bons Malades, Luxembourg 2121 (LU).
MATSUI Yoshinori [JP/JP]; (JP) (US only)
発明者: MATSUI Yoshinori; (JP)
代理人: WASHIZU Mitsuhiro; Daisan-Taiyo Bldg. 7th Floor, 5-1, Ginza 1-Chome, Chuo-Ku Tokyo 1040061 (JP)
優先権情報:
2013-034103 25.02.2013 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約: front page image
(EN)[Problem] To reduce current consumption caused by generation of an internal clock signal. [Solution] The present invention is provided with: a clock signal buffer circuit (90) which, in response to activation of a chip selection signal (CS_n), starts generation of an internal clock signal PCLKAR; and internal circuits (70, 100, 110, and 120) which operate in synchronization with the internal clock signal PCLKAR. The clock signal buffer circuit (90) suspends generation of the internal clock signal PCLKAR at a second timing if command signals (CA0 to CA9) indicate read commands, and suspends generation of the internal clock signal PCLKAR at a first timing which is earlier than the second timing if the command signals (CA0 to CA9) indicate active commands. According to the present invention, an internal clock signal is generated only for periods necessary in accordance with external command signals, and therefore, it is possible to reduce current consumption.
(FR)La présente invention a pour but de réduire la consommation de courant causée par la génération d'un signal d'horloge interne. A cet effet, la présente invention comprend : un circuit tampon de signal d'horloge (90) qui, en réponse à l'activation d'un signal de sélection de puce (CS_n), démarre la génération d'un signal d'horloge interne PCLKAR; et des circuits internes (70, 100, 110 et 120) qui fonctionnent en synchronisation avec le signal d'horloge interne PCLKAR. Le circuit tampon de signal d'horloge (90) suspend la génération du signal d'horloge interne PCLKAR à un second instant si des signaux de commande (CA0 à CA9) indiquent des commandes de lecture, et suspend la génération du signal d'horloge interne PCLKAR à un premier instant qui est antérieur au second instant si les signaux de commande (CA0 à CA9) indiquent des commandes actives. Selon la présente invention, un signal d'horloge interne est généré seulement pendant des périodes nécessaires en fonction des signaux de commande externes, et en conséquence, il est possible de réduire la consommation de courant.
(JA)【課題】内部クロック信号の生成によって生じる消費電流を削減する。 【解決手段】チップセレクト信号CS_nの活性化に応答して内部クロック信号PCLKARの生成を開始するクロック信号バッファ回路90と、内部クロック信号PCLKARに同期して動作する内部回路70,100,110,120を備える。クロック信号バッファ回路90は、コマンド信号CA0~CA9がリードコマンドを示している場合には第2のタイミングで内部クロック信号PCLKARの生成を停止し、コマンド信号CA0~CA9がアクティブコマンドを示している場合には第2のタイミングよりも早い第1のタイミングで内部クロック信号PCLKARの生成を停止する。本発明によれば、外部コマンド信号に応じて必要な期間だけ内部クロック信号が生成されることから、消費電流を削減することが可能となる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)