WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014129354) 制御装置の設計方法及び制御装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/129354    国際出願番号:    PCT/JP2014/053177
国際公開日: 28.08.2014 国際出願日: 12.02.2014
IPC:
G05B 11/36 (2006.01), G05B 17/02 (2006.01)
出願人: TOYOTA JIDOSHA KABUSHIKI KAISHA [JP/JP]; 1, Toyota-cho, Toyota-shi, Aichi 4718571 (JP) (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
NATIONAL UNIVERSITY CORPORATION NAGOYA UNIVERSITY [JP/JP]; 1, Furo-cho, Chikusa-ku, Nagoya-shi, Aichi 4648601 (JP) (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
SATA, Kota [JP/JP]; (JP) (US only).
KAKO, Junichi [JP/JP]; (JP) (US only).
WATANABE, Satoru [JP/JP]; (JP) (US only).
SUZUKI, Yuta [JP/JP]; (JP) (US only).
EDAHIRO, Masato [JP/JP]; (JP) (US only)
発明者: SATA, Kota; (JP).
KAKO, Junichi; (JP).
WATANABE, Satoru; (JP).
SUZUKI, Yuta; (JP).
EDAHIRO, Masato; (JP)
代理人: TAKAHASHI, Hideki; TAKADA, TAKAHASHI & PARTNERS, Konwa Bldg. 7F, 12-22, Tsukiji 1-chome, Chuo-ku, Tokyo 1040045 (JP)
優先権情報:
2013-032321 21.02.2013 JP
発明の名称: (EN) CONTROL DEVICE DESIGN METHOD AND CONTROL DEVICE
(FR) PROCÉDÉ DE CONCEPTION D'UN DISPOSITIF DE COMMANDE ET DISPOSITIF DE COMMANDE
(JA) 制御装置の設計方法及び制御装置
要約: front page image
(EN) The present invention relates to a control device design method, wherein an operation amount of a control subject using excessive time is determined by feedback control such that a control amount of the control subject approaches the target value. According to the present invention, a feedback loop for calculating a correction amount for an operation amount is designed using a plurality of controllers including a prediction model of the control subject. The same number of delay elements as the number of controllers is extracted from the elements using excessive time in the prediction model. The plurality of controllers are respectively allocated in combination with the delay elements to a plurality of computation devices such that the feedback loop is computed by parallel calculation using the plurality of computation devices operating in parallel.
(FR) La présente invention concerne un procédé de conception d'un dispositif de commande, une quantité d'opérations d'un sujet de la commande utilisant un temps excessif étant déterminée par commande de retour de sorte qu'une quantité de commande du sujet de la commande approche une valeur cible. Selon la présente invention, un circuit de retour permettant de calculer une quantité de correction pour une quantité d'opérations est conçu au moyen d’une pluralité de systèmes de commande comprenant un modèle de prédiction du sujet de la commande. Un nombre d'éléments de retard identique à un nombre de systèmes de commande est extrait des éléments utilisant un temps excessif dans le modèle de prédiction. La pluralité de systèmes de commande sont alloués respectivement en combinaison avec les éléments de retard à une pluralité de dispositifs de calcul de sorte que le circuit de retour est calculé par calcul parallèle au moyen de la pluralité de dispositifs de calcul opérant en parallèle.
(JA) 本発明は、むだ時間を有する制御対象の制御量を目標値に近づけるようにフィードバック制御によって制御対象の操作量を決定する制御装置の設計方法に関する。本発明によれば、操作量に対する補正量を計算するフィードバックループを制御対象の予測モデルを含む複数の制御器を用いて設計すること、予測モデルのむだ時間要素から複数の制御器と同数の遅延要素を取り出すこと、並列に動作する複数の演算装置を用いた並列計算によってフィードバックループの演算を行うように、複数の制御器のそれぞれを遅延要素と組み合わせて複数の演算装置に割り当てること、が行われる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)