WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014129352) 半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/129352    国際出願番号:    PCT/JP2014/053159
国際公開日: 28.08.2014 国際出願日: 12.02.2014
IPC:
H01L 21/76 (2006.01), H01L 21/3205 (2006.01), H01L 21/768 (2006.01), H01L 21/8242 (2006.01), H01L 23/522 (2006.01), H01L 27/108 (2006.01)
出願人: PS4 LUXCO S.A.R.L. [LU/LU]; 208, Val des Bons Malades, L-2121 Luxembourg (LU) (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
SHINHARA, Takashi [JP/JP]; (JP) (US only)
発明者: SHINHARA, Takashi; (JP)
代理人: MIYAZAKI, Teruo; 11F, Toranomon-Twin-Building West, 10-1, Toranomon 2-chome, Minato-ku, Tokyo 1050001 (JP)
優先権情報:
2013-034400 25.02.2013 JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
要約: front page image
(EN)A method for manufacturing a semiconductor device, having a step for forming a first groove and a second groove shallower than the first groove in a semiconductor substrate, a step for forming an insulation film on an inside wall face of each of the first and second grooves, a step for filling each of the first and second grooves with a first filling material comprising an insulation material via the insulation film, a step for forming a first mask layer for covering the filling material, a step for selectively removing a portion of the first mask layer so that the first filling material filling the second groove is exposed, a step for selectively removing the first filling material for filling the second groove by etching using the first mask layer, a step for filling a bottom part of the second groove with a first conducting material, and a step for filling a top part of the second groove with a second filling material so as to cover the first conducting material.
(FR)L'invention concerne un procédé de fabrication d'un dispositif semi-conducteur, ayant une étape de formation d'une première rainure et d'une seconde rainure moins profonde que la première rainure dans un substrat de semi-conducteur, une étape de formation d'un film isolant sur une face de paroi interne de chacune des première et seconde rainures, une étape de remplissage de chacune des première et seconde rainures avec un premier matériau de remplissage comprenant un matériau d'isolation par l'intermédiaire du film d'isolation, une étape de formation d'une première couche de masque pour recouvrir le matériau de remplissage, une étape de retrait sélectif d'une partie de la première couche de masque de telle sorte que le premier matériau de remplissage qui remplit la seconde rainure est exposé, une étape de retrait sélectif du premier matériau de remplissage pour remplir la seconde rainure par gravure à l'aide de la première couche de masque, une étape de remplissage d'une partie inférieure de la seconde rainure avec un premier matériau conducteur, et une étape de remplissage d'une partie supérieure de la seconde rainure avec un second matériau de remplissage de façon à recouvrir le premier matériau conducteur.
(JA) 半導体基板内に第1の溝と第1の溝より浅い第2の溝とを形成する工程と、第1および第2の溝の各々の内壁面上に絶縁膜を形成する工程と、絶縁膜を介して第1および第2の溝の各々を絶縁材料からなる第1の埋設材料で埋設する工程と、第1の埋設材料を覆う第1のマスク層を形成する工程と、第2の溝を埋設する第1の埋設材料が露出するように第1のマスク層の一部を選択的に除去する工程と、第1のマスク層を用いたエッチングにより第2の溝を埋設する第1の埋設材料を選択的に除去する工程と、第2の溝の下部を第1の導電材料で埋設する工程と、第1の導電材料を覆うように第2の溝の上部を第2の埋設材料で埋設する工程と、を有する半導体装置の製造方法。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)