WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014128967) 記憶制御装置、及びデータの書き込み完了を検知する方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/128967    国際出願番号:    PCT/JP2013/054772
国際公開日: 28.08.2014 国際出願日: 25.02.2013
予備審査請求日:    30.09.2013    
IPC:
G06F 3/06 (2006.01)
出願人: HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP)
発明者: MORITOKI, Naoki; (JP).
ASAKAWA, Shohei; (JP).
YAMAUCHI, Takeshi; (JP).
SHIMOTAYA, Suguru; (JP)
代理人: WILLFORT INTERNATIONAL; Nihonbashi TC Bldg. 1F, 19-7, Nihonbashi Koamicho, Chuo-ku, Tokyo 1030016 (JP)
優先権情報:
発明の名称: (EN) STORAGE CONTROL DEVICE AND DATA WRITE COMPLETION SENSING METHOD
(FR) DISPOSITIF DE COMMANDE DE STOCKAGE ET PROCÉDÉ DE DÉTECTION D'ACHÈVEMENT D'ÉCRITURE DE DONNÉES
(JA) 記憶制御装置、及びデータの書き込み完了を検知する方法
要約: front page image
(EN)A processor transmits to a communication control unit one or more write request packets whereto are respectively linked one or more data block elements which configure a data block, and updates a first counter to a value based on the number of transmitted write request packets. The communication control unit writes to cache memories the data block elements which are linked to the write request packets, updates a third counter to the value based on the number of transmitted request packets, and reflects the third counter in a second counter. If the second counter reaches the first counter after all of the write request packets have been transmitted, the processor determines that the data block has been written to the cache memories.
(FR)Selon l'invention, un processeur transmet à une unité de commande de communication un ou plusieurs paquets de requête d'écriture auxquels sont respectivement liés un ou plusieurs éléments de bloc de données qui configurent un bloc de données, et met à jour un premier compteur à une valeur basée sur le nombre de paquets de requête d'écriture transmis. L'unité de commande de communication écrit dans des mémoires caches les éléments de bloc de données qui sont liés aux paquets de requête d'écriture, met à jour un troisième compteur à une valeur basée sur le nombre de paquets de requête transmis, et reflète le troisième compteur dans un deuxième compteur. Si le deuxième compteur atteint le premier compteur après que tous les paquets de requête d'écriture ont été transmis, le processeur détermine que le bloc de données a été écrit dans les mémoires caches.
(JA) プロセッサが、データブロックを構成する1以上のデータブロック要素がそれぞれ関連付けられた1以上の書込要求パケットを通信制御部に送信し、且つ、送信された書込要求パケットの数に応じた値に第1のカウンタを更新し、通信制御部が、書込要求パケットに関連付けられているデータブロック要素をキャッシュメモリに書き込み、送信されたデータブロック要素の数に応じた値に第3のカウンタを更新して、第3のカウンタを第2のカウンタに反映し、プロセッサが、全ての書込要求パケットを送信後、第2のカウンタが第1のカウンタに達している場合、データブロックがキャッシュメモリに書き込まれたと判定する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)