WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014126237) 同期シリアルインタフェース回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/126237    国際出願番号:    PCT/JP2014/053630
国際公開日: 21.08.2014 国際出願日: 17.02.2014
IPC:
H04L 7/00 (2006.01)
出願人: OMRON CORPORATION [JP/JP]; 801, Minamifudodo-cho, Horikawahigashiiru, Shiokoji-dori, Shimogyo-ku, Kyoto-shi, Kyoto 6008530 (JP)
発明者: NIWA, Yoshimi; (JP)
代理人: FUKAMI PATENT OFFICE, P.C.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
優先権情報:
2013-027646 15.02.2013 JP
発明の名称: (EN) SYNCHRONOUS SERIAL INTERFACE CIRCUIT
(FR) CIRCUIT D'INTERFACE SÉRIE SYNCHRONE
(JA) 同期シリアルインタフェース回路
要約: front page image
(EN)Provided is a synchronous serial interface circuit that is capable of achieving synchronous serial interface (SSI) communications on multiple channels without increasing a data updating interval per one channel while using a small number of communication modules. A synchronous serial interface (SSI) input unit (4C) is equipped with multiple channels (1CH, 2CH). The respective channels output synchronous clocks (CLK1, CLK2) and receive data (D1, D2) that are transmitted to the respective channels in synchronization with the output synchronous clocks. When starting to receive the data, the multiple channels simultaneously cause the synchronous clocks (CLK1, CLK2) to fall.
(FR)L'invention porte sur un circuit d'interface série synchrone qui peut réaliser des communications d'interface série synchrone (SSI) sur de multiples canaux sans augmenter un intervalle de mise à jour de données par canal tout en utilisant un petit nombre de modules de communication. Une unité d'entrée d'interface série synchrone (SSI) (4C) est équipée de multiples canaux (1CH, 2CH). Les canaux respectifs délivrent des horloges synchrones (CLK1, CLK2) et reçoivent des données (D1, D2) qui sont transmises aux canaux respectifs en synchronisme avec les horloges synchrones de sortie. Lorsqu'ils commencent à recevoir les données, les multiples canaux amènent simultanément les horloges synchrones (CLK1, CLK2) à descendre.
(JA) 本発明は、少ない数の通信モジュールにより、1チャネルあたりのデータ更新間隔を増大させることなく複数チャネルのSSI通信を実現できる同期シリアルインタフェース回路を提供する。SSI(同期シリアルインタフェース)入力ユニット4Cは、複数のチャネル(1CH,2CH)を備える。各チャネルは、同期クロック(CLK1,CLK2)を出力して、当該出力された同期クロックに同期して各チャネルに送られたデータ(D1,D2)を受信する。データの受信開始時に、複数のチャネルは、同期クロック(CLK1,CLK2)を同時に立下げる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)