WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014125536) 半導体モジュールおよび半導体チップ実装方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/125536    国際出願番号:    PCT/JP2013/006864
国際公開日: 21.08.2014 国際出願日: 22.11.2013
IPC:
H01L 21/60 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP)
発明者: SHIMOYAMA, Akio; (JP).
AGOH, Fujio; (JP).
ODA, Hajime; (JP).
KAWAKAMI, Katsuji; (JP)
代理人: YAMAMOTO, Shusaku; GRAND FRONT OSAKA TOWER C, 3-1 Ofuka-cho, Kita-ku, Osaka-shi, Osaka 5300011 (JP)
優先権情報:
2013-027039 14.02.2013 JP
発明の名称: (EN) SEMICONDUCTOR MODULE AND SEMICONDUCTOR CHIP MOUNTING METHOD
(FR) MODULE À SEMI-CONDUCTEUR ET PROCÉDÉ DE MONTAGE DE PUCE SEMI-CONDUCTRICE
(JA) 半導体モジュールおよび半導体チップ実装方法
要約: front page image
(EN)In the present invention, by providing a gold paste including gold nanoparticles on an electrode side of a semiconductor chip, efficient chip-mounting is possible at a low temperature, and gold consumption amount is significantly conserved while maintaining high heat-resistance. The present invention is a semiconductor module (1) on which are mounted one or a plurality of semiconductor chips (3) upon a chip mounting substrate (2) on which, for the semiconductor chips (3), a connecting material (8A) of gold paste (8) is formed upon electrodes of the same, and on the chip mounting substrate (2), bump electrodes (7) are provided within respective padding apertures (6). Areas of the connecting material (8A) of the gold paste (8) are formed with smaller plan view areas than the plan view areas of the bump electrodes (7) within the padding apertures (6). In this case, at chip-mounting time, the connecting materials (8A) of the gold paste (8), which include fine gold particles for which the average particle size is of sub-micron-order, are mounted within the areas of pad electrodes (4) of the chip mounting substrate (2).
(FR)Dans la présente invention, en plaçant une pâte d'or contenant des nanoparticules d'or sur un côté électrode d'une puce semi-conductrice, il est possible de monter efficacement une puce à basse température, et le niveau d'utilisation d'or est nettement conservé tout en maintenant une grande résistance à la chaleur. La présente invention concerne un module à semi-conducteur (1) sur lequel sont montées une ou plusieurs puces semi-conductrices (3) sur un substrat de montage de puce (2) sur lequel, pour les puces semi-conductrices (3), un matériau de raccord (8A) de la pâte d'or (8) est formé sur les électrodes correspondantes, et sur le substrat de montage de puce (2), des électrodes en bosse (7) sont prévues dans les orifices de remplissage respectifs (6). Les zones du matériau de raccord (8A) de la pâte d'or (8) sont formées de zones plus petites (vues en plan) que celles des électrodes en bosse (7) à l'intérieur des orifices de remplissage (6). Dans ce cas, lors du montage de la puce, les matériaux de raccord (8A) de la pâte d'or (8), contenant de fines particules d'or dont la taille moyenne est inférieure au micron, sont montés dans les zones de pastilles d'électrode (4) du substrat de montage de puce (2).
(JA)金微粒子を含む金ペーストを半導体チップの電極側に設けることにより、低温で効率的なチップ実装を可能とし、高耐熱性を維持しつつ金消費量を大幅に節約する。チップ実装基板2上に一または複数の半導体チップ3を搭載した半導体モジュール1であって、半導体チップ3はその電極上に金ペースト8の接続材料8Aが形成されており、チップ実装基板2にはパッド開口部6内にバンプ電極7が備えられ、パッド開口部6内のバンプ電極7の平面視面積よりも小さい平面視面積で金ペースト8の接続材料8Aの領域が形成されている。この場合、チップ搭載時に、平均粒径がサブミクロンオーダの微細な金粒子を含む金ペースト8の接続材料8Aがチップ実装基板2のパッド電極4の領域内に搭載されている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)