WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014123196) 半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/123196    国際出願番号:    PCT/JP2014/052786
国際公開日: 14.08.2014 国際出願日: 06.02.2014
IPC:
H01L 21/56 (2006.01), H01L 23/48 (2006.01), H01L 23/50 (2006.01)
出願人: NITTO DENKO CORPORATION [JP/JP]; 1-1-2,Shimohozumi,Ibaraki-shi, Osaka 5678680 (JP)
発明者: ISHIZAKA, Tsuyoshi; (JP).
TOYODA, Eiji; (JP).
KAMEYAMA, Kojiro; (JP).
MATSUMURA, Takeshi; (JP)
代理人: UNIUS PATENT ATTORNEYS OFFICE; SHIN-OSAKA MT Bldg. 1, 13-9, Nishinakajima 5-chome, Yodogawa-ku, Osaka-shi, Osaka 5320011 (JP)
優先権情報:
2013-023501 08.02.2013 JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ POUR FABRIQUER UN DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置の製造方法
要約: front page image
(EN)In the present invention, a method for manufacturing a semiconductor device comprises a step A, a step B, a step C, and a step D. In step A, a laminate having a metal layer, a thermosetting insulating resin layer, a lead frame and a semiconductor chip laminated in the stated order is prepared. In step B, a thermoset resin sheet is arranged on a surface on which the semiconductor chip of the laminate appears. In step C, the semiconductor chip is implanted at least in the thermosetting resin sheet. In step D, the insulating resin layer and the thermosetting resin sheet are thermally cured.
(FR)Selon la présente invention, un procédé pour fabriquer un dispositif à semi-conducteurs comprend une étape A, une étape B, une étape C, et une étape D. Dans l'étape A, un stratifié ayant une couche métallique, une couche de résine d'isolation thermodurcissable, un cadre conducteur et une puce à semi-conducteurs stratifiés dans cet ordre est préparé. Dans l'étape B, une feuille de résine thermodurcissable est agencée sur une surface sur laquelle la puce à semi-conducteurs du stratifié apparaît. Dans l'étape C, la puce à semi-conducteurs est implantée au moins dans la feuille de résine thermodurcissable. Dans l'étape D, la couche de résine d'isolation et la feuille de résine thermodurcissable sont thermiquement durcies.
(JA) 金属層と、熱硬化性の絶縁樹脂層と、リードフレームと、半導体チップとがこの順で積層された積層体を準備する工程Aと、積層体の半導体チップが表出している側の面上に熱硬化性樹脂シートを配置する工程Bと、半導体チップを少なくとも熱硬化性樹脂シートに埋め込む工程Cと、絶縁樹脂層と熱硬化性樹脂シートとを熱硬化する工程Dとを具備する半導体装置の製造方法。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)