処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2014123196 - 半導体装置の製造方法

公開番号 WO/2014/123196
公開日 14.08.2014
国際出願番号 PCT/JP2014/052786
国際出願日 06.02.2014
IPC
H01L 21/56 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50サブグループH01L21/06~H01L21/326の一つに分類されない方法または装置を用いる半導体装置の組立
56封緘,例.封緘層,被覆
H01L 23/48 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
48動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
H01L 23/50 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
48動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
50集積回路装置用
CPC
H01L 21/565
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, ; e.g. sealing of a cap to a base of a container
56Encapsulations, e.g. encapsulation layers, coatings
565Moulds
H01L 2224/48247
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
481Disposition
48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
48221the body and the item being stacked
48245the item being metallic
48247connecting the wire to a bond pad of the item
H01L 23/293
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
29characterised by the material ; , e.g. carbon
293Organic, e.g. plastic
H01L 23/295
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
29characterised by the material ; , e.g. carbon
293Organic, e.g. plastic
295containing a filler
H01L 23/3121
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
31characterised by the arrangement ; or shape
3107the device being completely enclosed
3121a substrate forming part of the encapsulation
H01L 23/49548
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; ; Selection of materials therefor
488consisting of soldered ; or bonded; constructions
495Lead-frames ; or other flat leads
49541Geometry of the lead-frame
49548Cross section geometry
出願人
  • 日東電工株式会社 NITTO DENKO CORPORATION [JP]/[JP]
発明者
  • 石坂 剛 ISHIZAKA, Tsuyoshi
  • 豊田 英志 TOYODA, Eiji
  • 亀山 工次郎 KAMEYAMA, Kojiro
  • 松村 健 MATSUMURA, Takeshi
代理人
  • 特許業務法人 ユニアス国際特許事務所 UNIUS PATENT ATTORNEYS OFFICE
優先権情報
2013-02350108.02.2013JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ POUR FABRIQUER UN DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置の製造方法
要約
(EN)
In the present invention, a method for manufacturing a semiconductor device comprises a step A, a step B, a step C, and a step D. In step A, a laminate having a metal layer, a thermosetting insulating resin layer, a lead frame and a semiconductor chip laminated in the stated order is prepared. In step B, a thermoset resin sheet is arranged on a surface on which the semiconductor chip of the laminate appears. In step C, the semiconductor chip is implanted at least in the thermosetting resin sheet. In step D, the insulating resin layer and the thermosetting resin sheet are thermally cured.
(FR)
Selon la présente invention, un procédé pour fabriquer un dispositif à semi-conducteurs comprend une étape A, une étape B, une étape C, et une étape D. Dans l'étape A, un stratifié ayant une couche métallique, une couche de résine d'isolation thermodurcissable, un cadre conducteur et une puce à semi-conducteurs stratifiés dans cet ordre est préparé. Dans l'étape B, une feuille de résine thermodurcissable est agencée sur une surface sur laquelle la puce à semi-conducteurs du stratifié apparaît. Dans l'étape C, la puce à semi-conducteurs est implantée au moins dans la feuille de résine thermodurcissable. Dans l'étape D, la couche de résine d'isolation et la feuille de résine thermodurcissable sont thermiquement durcies.
(JA)
 金属層と、熱硬化性の絶縁樹脂層と、リードフレームと、半導体チップとがこの順で積層された積層体を準備する工程Aと、積層体の半導体チップが表出している側の面上に熱硬化性樹脂シートを配置する工程Bと、半導体チップを少なくとも熱硬化性樹脂シートに埋め込む工程Cと、絶縁樹脂層と熱硬化性樹脂シートとを熱硬化する工程Dとを具備する半導体装置の製造方法。
他の公開
国際事務局に記録されている最新の書誌情報