WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014123050) 表示装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/123050    国際出願番号:    PCT/JP2014/051993
国際公開日: 14.08.2014 国際出願日: 29.01.2014
IPC:
H05B 33/10 (2006.01), C23C 14/24 (2006.01), G09F 9/00 (2006.01), G09F 9/30 (2006.01), H01L 27/32 (2006.01), H01L 51/50 (2006.01), H05B 33/12 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP)
発明者: KAWATO, Shinichi; .
OCHI, Takashi; .
KOBAYASHI, Yuhki; .
ICHIHARA, Masahiro; .
MATSUMOTO, Eiichi;
代理人: HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041 (JP)
優先権情報:
2013-020891 05.02.2013 JP
発明の名称: (EN) METHOD FOR MANUFACTURING DISPLAY DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF D'AFFICHAGE
(JA) 表示装置の製造方法
要約: front page image
(EN)Provided is a display device in which a decrease in the display quality due to mixing of colors in the light-emitting layer is minimized. When vapor deposition particles are vapor-deposited on a substrate (10), the relationships P + 2Lc ≥ {(Ts × M + 0.96 × G × Wn)/(Ts - G)} + 2Dm and 3 μm ≤ Dm ≤ 5 μm are satisfied, where the width of the mask opening part (51) is represented by M, the width of the ejection hole (61) is represented by Wn, the distance between the TFT substrate (10) and the vapor deposition mask (50) is represented by G, the distance between the TFT substrate (10) and the vapor deposition source (60) is represented by Ts, the width of the first pixel opening part is represented by P, and the width of the non-display region is represented by Lc.
(FR)L'invention concerne un dispositif d'affichage dans lequel une diminution de la qualité d'affichage en raison du mélange de couleurs dans la couche électroluminescente est rendue minimale. Lorsque des particules de dépôt en phase vapeur sont déposées en phase vapeur sur un substrat (10), les relations P + 2Lc ≥ {(Ts × M + 0,96 × G × Wn)/(Ts - G)} + 2Dm et 3 μm ≤ Dm ≤ 5 μm sont satisfaites, la largeur de la partie d'ouverture de masque (151) étant représentée par M, la largeur du trou d'éjection (61) étant représentée par Wn, la distance entre le substrat de transistor en couches minces (TFT) (10) et le masque de dépôt en phase vapeur (50) étant représenté par G, la distance entre le substrat de TFT (10) et la source de dépôt en phase vapeur (60) étant représentée par Ts, la largeur de la première partie d'ouverture de pixel étant représentée par P, et la largeur de la région de non affichage étant représentée par Lc.
(JA) 発光層の混色を生じることによる表示品位の低下を抑制した表示装置を提供する。基板(10)に蒸着粒子を蒸着させるときに、マスク開口部(51)の幅をM、射出口(61)の幅をWn、TFT基板(10)と蒸着マスク(50)との間の距離をG、TFT基板(10)と蒸着源(60)との間の距離をTs、第1画素開口部の幅をP、非表示領域の幅をLcとすると、P+2Lc≧{(Ts×M+0.96×G×Wn)/(Ts-G)}+2Dmと、3μm≦Dm≦5μmと、を満足する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)