WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2014122863) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2014/122863    国際出願番号:    PCT/JP2013/084054
国際公開日: 14.08.2014 国際出願日: 19.12.2013
IPC:
H01L 21/28 (2006.01), H01L 29/12 (2006.01), H01L 29/417 (2006.01), H01L 29/47 (2006.01), H01L 29/78 (2006.01), H01L 29/872 (2006.01)
出願人: SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
発明者: YAMAMOTO, Hirofumi; (JP).
HIYOSHI, Toru; (JP).
MATSUKAWA, Shinji; (JP)
代理人: FUKAMI PATENT OFFICE, P.C.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
優先権情報:
2013-022221 07.02.2013 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約: front page image
(EN)A MOSFET, provided with: a silicon carbide substrate (10) including a principal surface (10A) having an off angle with respect to the {0001} plane; and a source electrode (40) formed so as to be in contact with the principal surface (10A). A base surface (10C) is exposed on the silicon carbide substrate (10) on at least a part of the contact interface with the source electrode (40). The above configuration results in variation of the threshold voltage being suppressed in the MOSFET.
(FR)La présente invention se rapporte à un transistor à effet de champ à semi-conducteur à oxyde métallique (transistor MOSFET) qui comprend : un substrat en carbure de silicium (10) qui comporte une surface principale (10A) qui présente un angle décalé par rapport au plan {0001}; et une électrode source (40) formée de sorte à être en contact avec la surface principale (10A). Une surface de base (10C) est exposée sur le substrat en carbure de silicium (10) sur au moins une partie de l'interface de contact avec l'électrode source (40). La configuration susmentionnée entraîne une suppression de la variation de la tension de seuil dans le transistor MOSFET.
(JA) MOSFETは、{0001}面に対してオフ角を有する主表面(10A)を含む炭化珪素基板(10)と、主表面(10A)に接触して形成されたソース電極(40)とを備えている。炭化珪素基板(10)において、ソース電極(40)との接触界面の少なくとも一部には、基底面(10C)が露出している。このような構成を有することにより、MOSFETでは、閾値電圧の変動が抑制されている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)