このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2014030026) A SEMICONDUCTOR DEVICE COMPRISING AN ESD PROTECTION DEVICE, AN ESD PROTECTION CIRCUITRY, AN INTEGRATED CIRCUIT AND A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2014/030026 国際出願番号: PCT/IB2012/001774
国際公開日: 27.02.2014 国際出願日: 22.08.2012
IPC:
H01L 27/02 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
出願人:
LAINE, Jean Philippe [FR/FR]; FR (UsOnly)
BESSE, Patrice [FR/FR]; FR (UsOnly)
FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West Austin, TX 78735, US (AllExceptUS)
発明者:
LAINE, Jean Philippe; FR
BESSE, Patrice; FR
優先権情報:
発明の名称: (EN) A SEMICONDUCTOR DEVICE COMPRISING AN ESD PROTECTION DEVICE, AN ESD PROTECTION CIRCUITRY, AN INTEGRATED CIRCUIT AND A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR COMPRENANT UN DISPOSITIF DE PROTECTION CONTRE LES DÉCHARGES ÉLECTRIQUES, ET ENSEMBLE DE CIRCUITS DE PROTECTION CONTRE LES DÉCHARGES ÉLECTRIQUES, CIRCUIT INTÉGRÉ ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
要約:
(EN) A semiconductor device (200) is provided which comprises an ESD protection device. The ESD protection device is being formed by one or more pnp transistors which are present in the structure of the semiconductor device (200). The semiconductor device (200) comprises two portions (234, 240) of an isolated p-doped region which are separated by an N-doped region (238). Two p- doped regions (210, 224) are provided within the two portions (23, 240). The p-dopant concentration of the two-doped region (210, 224) is higher than the p-dopant concentration of the isolated p-doped region. A first electrical contact (214) is connected only via a highly doped p-contact region (212) to the first p-doped region (210) and a second electrical contact (222) is connected only via another highly doped p-contact region (222) to the second p-doped region (224).
(FR) La présente invention a trait à un dispositif à semi-conducteur (200) qui comprend un dispositif de protection contre les décharges électriques. Le dispositif de protection contre les décharges électriques est constitué d'un ou de plusieurs transistors PNP qui sont présents dans la structure du dispositif à semi-conducteur (200). Le dispositif à semi-conducteur (200) comprend deux parties (234, 240) d'une région dopée P isolée qui sont séparées par une région dopée N (238). Deux régions dopées P (210, 224) sont prévues à l'intérieur des deux parties (23, 240). La densité des atomes dopants P des deux régions dopées P (210, 224) est supérieure à la densité des atomes dopants P de la région dopée P isolée. Un premier contact électrique (214) est connecté uniquement par l'intermédiaire d'une région de contact P hautement dopée (212) à la première région dopée P (210) et un second contact électrique (222) est connecté uniquement par l'intermédiaire d'une autre région de contact P hautement dopée (222) à la seconde région dopée P (224).
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)