WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2013121536) 半導体記憶装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2013/121536    国際出願番号:    PCT/JP2012/053532
国際公開日: 22.08.2013 国際出願日: 15.02.2012
IPC:
H01L 21/8244 (2006.01), H01L 27/11 (2006.01)
出願人: Unisantis Electronics Singapore Pte. Ltd. [SG/SG]; 111, North Bridge Road, #16-04, Peninsula Plaza 179098 (SG) (米国を除く全ての指定国).
MASUOKA Fujio [JP/JP]; (JP) (米国のみ).
ARAI Shintaro [JP/JP]; (JP) (米国のみ)
発明者: MASUOKA Fujio; (JP).
ARAI Shintaro; (JP)
代理人: TSUJII Koichi; NAKAMURA & PARTNERS, Shin-Tokyo Bldg., 3-1, Marunouchi 3-chome, Chiyoda-ku, Tokyo 1008355 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR DE STOCKAGE
(JA) 半導体記憶装置
要約: front page image
(EN)The present invention provides a loadless 4T-SRAM configured from a vertical transistor SGT, the loadless 4T-SRAM having a small SRAM cell area. A stick-type memory cell configured by using four MOS transistors, wherein: the MOS transistors are SGTs which are formed on an SOI substrate and of which the drain, gate, and source are arranged in a perpendicular direction; the gate of an access transistor functioning as a wide line is shared by multiple cells that are adjacent to one another in the horizontal direction; and one contact to the wide line is formed per multiple cells. As a consequence, it is possible to provide a CMOS-type loadless 4T-SRAM having an extremely small memory cell area.
(FR)La présente invention concerne une 4T-SRAM sans charge configurée à l'aide d'un transistor vertical SGT, la 4T-SRAM ayant une faible surface de cellule SRAM. L'invention concerne en outre une cellule de mémoire de type bâton, configurée à l'aide de 4 transistors MOS, dans laquelle : les transistors MOS sont des SGT qui sont formés sur un substrat SOI et dont les drain, grille et source sont disposés dans une direction perpendiculaire ; la grille d'un transistor d'accès, qui fonctionne comme une ligne large, est partagée par de multiples cellules qui sont adjacentes entre elles dans la direction horizontale ; et un contact avec la ligne large est formé pour de multiples cellules. En conséquence, il est possible de réaliser une 4T-SRAM sans charge de type CMOS qui a une surface de cellule de mémoire extrêmement faible.
(JA) 縦型トランジスタSGTで構成されたLoadless4T-SRAMにおいて、小さいSRAMセル面積を実現する。 4個のMOSトランジスタを用いて構成されたスタティック型メモリセルにおいて、前記MOSトランジスタはSOI基板上に形成されたドレイン、ゲート、ソースが垂直方向に配置されたSGTであり、アクセストランジスタのゲートをワードラインとして横方向に隣接する複数のセルで共通化し、ワードラインへのコンタクトを複数のセルごとに1個形成することにより、非常に小さいメモリセル面積を持つCMOS型Loadless4T-SRAMを実現することができる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)