処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2013089071 - シフトレジスタ、走査信号線駆動回路、表示パネル、及び表示装置

公開番号 WO/2013/089071
公開日 20.06.2013
国際出願番号 PCT/JP2012/081958
国際出願日 10.12.2012
IPC
G11C 19/28 2006.01
G物理学
11情報記憶
C静的記憶
19情報がステップ形式で移動するデジタル記憶装置,例.シフトレジスタ
28半導体素子を用いるもの
G09G 3/20 2006.01
G物理学
09教育;暗号方法;表示;広告;シール
G静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
G09G 3/36 2006.01
G物理学
09教育;暗号方法;表示;広告;シール
G静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
34独立の光源よりの光の制御によるもの
36液晶を用いるもの
G11C 19/00 2006.01
G物理学
11情報記憶
C静的記憶
19情報がステップ形式で移動するデジタル記憶装置,例.シフトレジスタ
CPC
G09G 3/3674
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix ; no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
34by control of light from an independent source
36using liquid crystals
3611Control of matrices with row and column drivers
3674Details of drivers for scan electrodes
G09G 3/3677
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix ; no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
34by control of light from an independent source
36using liquid crystals
3611Control of matrices with row and column drivers
3674Details of drivers for scan electrodes
3677suitable for active matrices only
G11C 19/28
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
19Digital stores in which the information is moved stepwise, e.g. shift register
28using semiconductor elements
出願人
  • シャープ株式会社 SHARP KABUSHIKI KAISHA [JP]/[JP] (AllExceptUS)
  • 村上 祐一郎 MURAKAMI, Yuhichiroh (US)
  • 佐々木 寧 SASAKI, Yasushi (US)
  • 山口 尚宏 YAMAGUCHI, Takahiro (US)
発明者
  • 村上 祐一郎 MURAKAMI, Yuhichiroh
  • 佐々木 寧 SASAKI, Yasushi
  • 山口 尚宏 YAMAGUCHI, Takahiro
代理人
  • 特許業務法人原謙三国際特許事務所 HARAKENZO WORLD PATENT & TRADEMARK
優先権情報
2011-27644516.12.2011JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SHIFT REGISTER, SCAN SIGNAL LINE DRIVER CIRCUIT, DISPLAY PANEL AND DISPLAY DEVICE
(FR) REGISTRE À DÉCALAGE, CIRCUIT D'ATTAQUE DE LIGNE DE SIGNAUX DE BALAYAGE, PANNEAU D'AFFICHAGE ET DISPOSITIF D'AFFICHAGE
(JA) シフトレジスタ、走査信号線駆動回路、表示パネル、及び表示装置
要約
(EN)
The purpose of the present invention is to reduce the circuit scale of a shift register. A shift register includes a holding circuit (11) and a clock output circuit (12) in each stage. The clock output circuit (12) has an output terminal (O) that outputs a high-level or a low-level signal on the basis of at least one output (Q) from the holding circuit (11) and a second clock signal. The holding circuit (11) performs a reset operation on the basis of a first clock signal that is applied to a transistor (N1).
(FR)
L'invention a pour objectif de réduire l'échelle de circuit d'un registre à décalage. Un registre à décalage comprend un circuit de maintien (11) et un circuit de sortie d'horloge (12) à chaque étage. Le circuit de sortie d'horloge (12) comprend un terminal de sortie (O) qui génère un signal de niveau haut ou de niveau bas d'après au moins une sortie (Q) du circuit de maintien (11) et un second signal d'horloge. Le circuit de maintien (11) effectue une opération de réinitialisation d'après un premier signal d'horloge appliqué à un transistor (N1).
(JA)
 シフトレジスタの回路規模を縮小化する。各段に保持回路(11)及びクロック出力回路(12)を含むシフトレジスタであって、クロック出力回路(12)は、保持回路(11)の少なくとも1つの出力(Q)と第2クロック信号とに基づいて、ハイレベルまたはローレベルの信号を出力する出力端子(O)を備え、保持回路(11)は、トランジスタ(N1)に与えられる第1クロック信号に基づいてリセット動作を行う。
他の公開
国際事務局に記録されている最新の書誌情報