WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2013058191) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2013/058191    国際出願番号:    PCT/JP2012/076482
国際公開日: 25.04.2013 国際出願日: 12.10.2012
IPC:
H01L 29/78 (2006.01), H01L 21/336 (2006.01), H01L 29/739 (2006.01)
出願人: ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP)
発明者: NAKAJIMA, Toshio; (JP).
HIGASHIDA, Syoji; (JP)
優先権情報:
2011-227966 17.10.2011 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約: front page image
(EN)[Problem] To provide a semiconductor device, and a manufacturing method therefor, comprising a MOSFET capable of lowering a low-current region Ron and modulating conductivity in a high-current region, and that can control device characteristics to be optimal for an application. [Solution] A semiconductor device (1) includes the following: an n--type base layer (2); p-type base layers (4) partially formed in the front surface portion of the n--type base layer (2); n+-type source layers (5) partially formed in the front surface portion of the p-type base layers (4); gate insulating films (6) formed on the surface of the p-type base layers (4) between the n+-type source layers (5) and the n--type base layer(2); gate electrodes (7) facing the p-type base layers (4) through the gate insulating films (6); p-type column layers (3) formed within the n--type base layer (2) so as to connect to the p-type base layers (4); p+-type collector layers (10) partially formed in the back surface portion of the n--type base layer (2); a source electrode (8) electrically connected to the n+-type source layers (5); and a drain electrode (11) electrically connected to the n--type base layer (2) and the p+-type collector layers (10).
(FR)L'objet de l'invention est de fournir un dispositif à semi-conducteur et son procédé de fabrication, comprenant un MOSFET capable d'abaisser une zone à faible courant Ron et de moduler la conductivité dans une zone à fort courant, et pouvant régler les caractéristiques du dispositif pour qu'elles soient optimales en vue d'une application. A cet effet, un dispositif à semi-conducteur (1) comprend les éléments suivants : une couche de base du type n- (2) ; des couches de base du type p (4) formées partiellement dans la partie de surface avant de la couche de base de type n- (2) ; des couches source de type n+ (5) formées partiellement dans la partie de surface avant des couches de base de type p (4) ; des films d'isolation de grille (6) formés sur la surface des couches de base de type p (4) entre les couches source de type n+ (5) et la couche de base de type n- (2) ; des électrodes de grille (7) tournées vers les couches de base de type p (4) à travers les films d'isolation de grille (6) ; des couches de colonne de type p (3) formées dans la couche de base de type n- (2) de manière à être connectées aux couches de base de type p (4) ; des couches collectrices de type p+ (10) partiellement formées dans la partie de surface arrière de la couche de base de type n- (2) ; une électrode source (8) connectée électriquement aux couches source de type n+ (5) ; et une électrode drain (11) connectée électriquement à la couche de base de type n- (2) et aux couches collectrices de type p+ (10).
(JA)【課題】低電流域のRonを低減でき、大電流域で伝導度変調を行えるMOSFETを備え、アプリケーションに最適なデバイス特性に制御できる半導体装置と製法を提供する。 【解決手段】半導体装置1は、n-型ベース層2と、n-型ベース層2の表面部に部分的に形成されたp型ベース層4と、p型ベース層4の表面部に部分的に形成されたn型ソース層5と、n型ソース層5およびn-型ベース層2の間のp型ベース層4の表面に形成されたゲート絶縁膜6と、ゲート絶縁膜6を介してp型ベース層4に対向するゲート電極7と、p型ベース層4に連なるようにn-型ベース層2内に形成されたp型コラム層3と、n-型ベース層2の裏面部に部分的に形成されたp型コレクタ層10と、n型ソース層5に電気的に接続されたソース電極8と、n-型ベース層2およびp型コレクタ層10に電気的に接続されたドレイン電極11とを含む。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)