WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2013042225) 炭化珪素半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2013/042225    国際出願番号:    PCT/JP2011/071485
国際公開日: 28.03.2013 国際出願日: 21.09.2011
IPC:
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
出願人: Mitsubishi Electric Corporation [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP) (米国を除く全ての指定国).
TARUI Yoichiro [--/JP]; (JP) (米国のみ).
SUEKAWA Eisuke [--/JP]; (JP) (米国のみ).
YUTANI Naoki [--/JP]; (JP) (米国のみ).
HINO Shiro [--/JP]; (JP) (米国のみ).
MIURA Naruhisa [--/JP]; (JP) (米国のみ).
IMAIZUMI Masayuki [--/JP]; (JP) (米国のみ)
発明者: TARUI Yoichiro; (JP).
SUEKAWA Eisuke; (JP).
YUTANI Naoki; (JP).
HINO Shiro; (JP).
MIURA Naruhisa; (JP).
IMAIZUMI Masayuki; (JP)
代理人: YOSHITAKE Hidetoshi; 10th floor, Sumitomo-seimei OBP Plaza Bldg., 4-70, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
優先権情報:
発明の名称: (EN) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET SON PROCÉDÉ DE FABRICATION
(JA) 炭化珪素半導体装置およびその製造方法
要約: front page image
(EN)In an MOSFET of this silicon carbide semiconductor device, both the resistance of a source region and the leak current in a gate oxide film are reduced. A leak current generated in a gate oxide film (6) of an MOSFET is suppressed by reducing roughness of an interface between a source region (4) and the gate oxide film (6). In the case of increasing impurity concentration in a surface portion of the source region (4), the gate oxide film (6) is formed by means of dry oxidation or a CVD method. In the case of forming the gate oxide film (6) by means of wet oxidation, impurity concentration in the surface portion of the source region (4) is suppressed to be low.
(FR)Dans un MOSFET du présent dispositif semi-conducteur au carbure de silicium, la résistance d'une zone de source et le courant de fuite dans une pellicule d'oxyde de grille sont tous deux réduits. Un courant de fuite généré dans une pellicule d'oxyde de grille (6) d'un MOSFET est supprimé en réduisant la rugosité d'une interface entre une zone de source (4) et la pellicule d'oxyde de grille (6). Dans le cas d'une concentration en impuretés accrue dans une partie de surface de la zone de source (4), la pellicule d'oxyde de grille (6) est formée au moyen d'oxydation à sec ou d'un procédé par CVD. Dans le cas de la formation de la pellicule d'oxyde de grille (6) au moyen d'oxydation en milieu humide, la concentration en impuretés de la partie de surface de la zone de source (4) est supprimée pour être faible.
(JA) 炭化珪素半導体装置のMOSFETにおいて、ソース領域の低抵抗化とゲート酸化膜のリーク電流の低減との両立を図る。MOSFETのゲート酸化膜6に生じるリーク電流は、ソース領域4とゲート酸化膜6との界面のラフネスを小さくすることにより抑えられる。ソース領域4の表面部分の不純物濃度を高くする場合には、ゲート酸化膜6はドライ酸化またはCVD法により形成する。ゲート酸化膜6はウェット酸化により形成する場合には、ソース領域4の表面部分の不純物濃度を低く抑える。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)