WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2013038631) 半導体装置の等価回路、半導体装置のシミュレーション方法、及び半導体装置のシミュレーション装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2013/038631    国際出願番号:    PCT/JP2012/005682
国際公開日: 21.03.2013 国際出願日: 07.09.2012
IPC:
G06F 17/50 (2006.01), H01L 21/338 (2006.01), H01L 29/778 (2006.01), H01L 29/80 (2006.01), H01L 29/812 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
UENO, Hiroaki; (米国のみ).
UEDA, Daisuke; (米国のみ)
発明者: UENO, Hiroaki; .
UEDA, Daisuke;
代理人: NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
優先権情報:
2011-199298 13.09.2011 JP
発明の名称: (EN) EQUIVALENT CIRCUIT FOR SEMICONDUCTOR DEVICE, SIMULATION METHOD FOR SEMICONDUCTOR DEVICE, AND SIMULATION DEVICE FOR SEMICONDUCTOR DEVICE
(FR) CIRCUIT ÉQUIVALENT POUR DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE SIMULATION POUR DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF DE SIMULATION POUR DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の等価回路、半導体装置のシミュレーション方法、及び半導体装置のシミュレーション装置
要約: front page image
(EN)This equivalent circuit comprises: a first transistor (9) having a first gate electrode (91), a first source electrode (92), and a first drain electrode (93); a second transistor (10) having a second gate electrode (101), a second source electrode (102) electrically connected to the first drain electrode (93), and a second drain electrode (103); and a charge/discharge circuit that has a first capacitor (11) having one terminal electrically connected to the second gate electrode (101) and the other terminal electrically connected to the second source electrode (102), the charge/discharge circuit charging or discharging the first capacitor (11) with a predetermined time constant.
(FR)Ce circuit équivalent comprend : un premier transistor (9) doté d'une première électrode grille (91), d'une première électrode source (92) et d'une première électrode déversoir (93) ; un second transistor (10) muni d'une seconde électrode grille (101), d'une seconde électrode source (102) qui est connectée électriquement à la première électrode déversoir (93), et d'une seconde électrode déversoir (103) ; et un circuit de charge/décharge qui comporte un premier condensateur (11) dont une borne est connectée électriquement à la seconde électrode grille (101) et dont l'autre borne est connectée électriquement à la seconde électrode source (102), ce circuit de charge/décharge chargeant ou déchargeant le premier condensateur (11) selon une constante de temps prédéfinie.
(JA) 第1のゲート電極(91)と、第1のソース電極(92)と、第1のドレイン電極(93)とを有する第1のトランジスタ(9)と、第2のゲート電極(101)と、第1のドレイン電極(93)と電気的に接続されている第2のソース電極(102)と、第2のドレイン電極(103)とを有する第2のトランジスタ(10)と、一端が第2のゲート電極(101)に電気的に接続され、他端が第2のソース電極(102)に電気的に接続されている第1のコンデンサ(11)を有し、第1のコンデンサ(11)を所定の時定数で充電又は放電する充放電回路とを備える。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)