WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2013031440) 半導体集積回路装置および高周波電力増幅器モジュール
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2013/031440    国際出願番号:    PCT/JP2012/068973
国際公開日: 07.03.2013 国際出願日: 26.07.2012
IPC:
H03F 3/68 (2006.01), H03D 1/18 (2006.01), H03F 3/24 (2006.01), H03G 3/30 (2006.01), H04B 1/04 (2006.01)
出願人: Murata Manufacturing Co., Ltd. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP) (米国を除く全ての指定国).
SHIMAMUNE, Yusuke [JP/JP]; (JP) (米国のみ).
YOSHIZAKI, Yasunobu [JP/JP]; (JP) (米国のみ).
HAYASHI, Norio [JP/JP]; (JP) (米国のみ).
TSUTSUI, Takayuki [JP/JP]; (JP) (米国のみ)
発明者: SHIMAMUNE, Yusuke; (JP).
YOSHIZAKI, Yasunobu; (JP).
HAYASHI, Norio; (JP).
TSUTSUI, Takayuki; (JP)
代理人: INABA, Yoshiyuki; TMI ASSOCIATES, 23rd Floor, Roppongi Hills Mori Tower, 6-10-1, Roppongi, Minato-ku, Tokyo 1066123 (JP)
優先権情報:
2011-188269 31.08.2011 JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND HIGH FREQUENCY POWER AMPLIFIER MODULE
(FR) DISPOSITIF À CIRCUITS INTÉGRÉS SEMI-CONDUCTEURS ET MODULE AMPLIFICATEUR DE PUISSANCE À HAUTE FRÉQUENCE
(JA) 半導体集積回路装置および高周波電力増幅器モジュール
要約: front page image
(EN)A semiconductor integrated circuit device and a high frequency power amplifier module capable of achieving a plurality of detection schemes in a small area are provided. For example, a log detection portion and a linear detection portion are provided, wherein the log detection portion includes a multi-stage amplifier circuit (AMP4 to AMP1), a plurality of level detection circuits (DET4 to DET1), and adder circuits (ADD1, ADD2) and the like, and the linear detection portion includes a level detection circuit (DET6) and the like. To achieve a plurality of detection schemes, an output current from the log detection portion and an output current from the linear detection portion are multiplied with different coefficients, and then added. Specifically, a log detection scheme is achieved by adding the result of multiplying the output current from the log detection portion by 6/5 to the output current from the linear detection portion. A log-linear detection scheme is achieved by adding the result of multiplying the output current from the log detection portion by 1/5 to the result of multiplying the output current from the linear detection portion by three.
(FR)La présente invention concerne un dispositif à circuits intégrés semi-conducteurs et un module amplificateur de puissance à haute fréquence pouvant mettre en œuvre une pluralité de procédés de détection dans une petite zone. Il est par exemple ménagé une partie de détection logarithmique et une partie de détection linéaire. La partie de détection logarithmique comporte un circuit amplificateur à étages multiples (AMP4 à AMP1), une pluralité de circuits de détection de niveau (DET4 à DET1), des circuits additionneurs (ADD1, ADD2) et autres. La partie de détection linéaire comporte un circuit de détection de niveau (DET6) et autres. Pour mettre en œuvre une pluralité de procédés de détection, un courant de sortie provenant de la partie de détection logarithmique et un courant de sortie provenant de la partie de détection linéaire sont multipliés par des coefficients différents, puis ils sont additionnés. Plus précisément, un procédé de détection logarithmique est mis en œuvre en additionnant le résultat de la multiplication du courant de sortie provenant de la partie de détection logarithmique par 6/5 et le courant de sortie provenant de la partie de détection linéaire. Un procédé de détection logarithmique-linéaire est mis en œuvre en additionnant le résultat de la multiplication du courant de sortie provenant de la partie de détection logarithmique par 1/5 et le résultat de la multiplication du courant de sortie provenant de la partie de détection linéaire par trois.
(JA) 複数の検波方式を小面積で実現可能な半導体集積回路装置および高周波電力増幅器モジュールを提供する。例えば、複数段のアンプ回路AMP4~AMP1、複数のレベル検出回路DET4~DET1、加算回路ADD1,ADD2等を含んだログ検波部分と、レベル検出回路DET6等を含んだリニア検波部分とを設ける。そして、ログ検波部分からの出力電流とリニア検波部分からの出力電流をそれぞれ異なる係数で乗算したのちに加算することで複数の検波方式を実現する。具体的には、ログ検波部分からの出力電流を6/5倍した電流とリニア検波部分からの出力電流とを加算すること等でログ検波方式を実現し、ログ検波部分からの出力電流を1/5倍した電流とリニア検波部分からの出力電流を3倍した電流とを加算すること等でログ-リニア検波方式を実現する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)