処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2013008424 - 電力用半導体モジュール

Document

明 細 書

発明の名称 電力用半導体モジュール

技術分野

0001  

背景技術

0002   0003  

先行技術文献

特許文献

0004  

発明の概要

発明が解決しようとする課題

0005   0006   0007  

課題を解決するための手段

0008  

発明の効果

0009  

図面の簡単な説明

0010  

発明を実施するための形態

0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048  

符号の説明

0049  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11  

図面

1   2   3   4   5   6  

明 細 書

発明の名称 : 電力用半導体モジュール

技術分野

[0001]
 この発明は、スイッチング素子とスイッチング素子に対して逆並列に接続されたダイオード素子とを内蔵した電力用半導体モジュールに関する。

背景技術

[0002]
 スイッチング素子と、スイッチング素子に対して逆並列に接続されたダイオード素子とを内蔵した電力用半導体モジュールは、直流-交流や直流-直流などの変換を行う電力変換器などに広く用いられている。従来、スイッチング素子やダイオード素子には、Si(シリコン)半導体が用いられてきたが、最近では、SiC(シリコンカーバイト)半導体に代表されるワイドバンドギャップ半導体を適用する開発が進められている。SiC半導体はSi半導体に比べ、低損失、高温動作可能、高耐圧といった特徴があり、SiC半導体を用いることによって、電力用半導体モジュールの小型化や低損失化が可能となり、また、電力用半導体モジュールに取り付ける冷却器の小型化や電力用半導体モジュールを用いた電力変換器の高効率化が可能となる。
[0003]
 スイッチング素子およびダイオード素子の双方にSiC半導体を用いることによって、上述のような効果が大きくなる。しかしながら、スイッチング素子はダイオード素子に比べて構造が複雑であるため、スイッチング素子にSiC半導体を用いることについては製造上の課題も残されている。このため、スイッチング素子にはSi半導体を用い、ダイオード素子のみにSiC半導体を用いて、同一のベース板上にSi製スイッチング素子およびSiC製ダイオード素子が配置された半導体モジュールが提案されている(例えば特許文献1参照)。

先行技術文献

特許文献

[0004]
特許文献1 : 特開2004-95670号公報(第10-11頁、第8図)

発明の概要

発明が解決しようとする課題

[0005]
 SiC半導体はSi半導体に比べ、低損失、高温動作可能、高耐圧といった特徴があり、近年、SiC半導体製造技術の研究開発は特に進んでいるものの、発展途上の段階である。既に広く普及し、盛んに研究開発が行われてきたSi半導体においては、10mm角を超える大面積のスイッチング素子やダイオード素子のチップが、商用に適う低コストで大量生産されている。一方、SiC半導体においては、10mm角を超える大面積のスイッチング素子やダイオード素子のチップは、歩留まりが悪いため、コストが高く、大量生産には不向きである。このため、Si製スイッチング素子とSiC製ダイオード素子とを同一の電力用半導体モジュール内に配置する場合、Si製スイッチング素子のチップ総面積に比べてSiC製ダイオード素子のチップ総面積を小さくし、SiC半導体の電流密度が大きくなる設計条件を考慮した上で、熱的に最適なチップ配置やモジュール構造とする必要がある。
[0006]
 特許文献1に示された従来の半導体モジュールでは、Si製スイッチング素子とSiC製ダイオード素子は左右に分かれて配置されている。Si製スイッチング素子とSiC製ダイオード素子は別々の絶縁基板上に配置されているが、Si製スイッチング素子の熱干渉を受けて、電力用半導体モジュールの中央領域に配置されたSiC製ダイオード素子の温度が上昇する。このため、SiC製ダイオード素子の並列数の増加やチップサイズの増大によって、SiC製ダイオード素子の発熱を抑え、放熱性を上げる必要があるが、この結果、SiC製ダイオード素子のチップ総面積が増大することになり、電力用半導体モジュールの製造コストが高くなるという問題点があった。
[0007]
 この発明は、上述のような課題を解決するためになされたもので、Si半導体で作製されたスイッチング素子とワイドバンドギャップ半導体で作製されたダイオード素子とを同一の電力用半導体モジュール内に配置する場合、ワイドバンドギャップ半導体で作製されたダイオード素子のチップ総面積の増大を抑え、低コストで製造できる電力用半導体モジュールを得るものである。

課題を解決するための手段

[0008]
 この発明に係る電力用半導体モジュールは、Si半導体素子と、ワイドバンドギャップ半導体素子とを備え、Si半導体素子は、電力用半導体モジュールの中央領域に配置され、ワイドバンドギャップ半導体素子は、中央領域の両側または中央領域を囲む周辺部に配置されたものである。

発明の効果

[0009]
 この発明に係る電力用半導体モジュールは、Si半導体素子と、ワイドバンドギャップ半導体素子とを備え、Si半導体素子は、電力用半導体モジュールの中央領域に配置され、ワイドバンドギャップ半導体素子は、中央領域の両側または中央領域を囲む周辺部に配置されるので、ワイドバンドギャップ半導体素子の温度上昇が低く抑えられ、ワイドバンドギャップ半導体素子のチップ総面積の増大が抑えられ、低コストで製造できる。

図面の簡単な説明

[0010]
[図1] この発明の実施の形態1における電力用半導体モジュールの断面図である。
[図2] この発明の実施の形態1における電力用半導体モジュールの内部配置を示す上面図である。
[図3] この発明の実施の形態2における電力用半導体モジュールの内部配置を示す上面図である。
[図4] この発明の実施の形態3における電力用半導体モジュールの内部配置を示す上面図である。
[図5] この発明の実施の形態4における電力用半導体モジュールの内部配置を示す上面図である。
[図6] この発明の実施の形態5における電力用半導体モジュールの断面図である。

発明を実施するための形態

[0011]
実施の形態1.
 図1は、この発明を実施するための実施の形態1における電力用半導体モジュールの断面図であり、電力用半導体モジュールの断面を簡略化して示した図である。図1において、電力用半導体モジュール100は、ベース板1、絶縁基板2、導体パターン3、Si半導体で作製されたSi製スイッチング素子4、ワイドバンドギャップ半導体であるSiC半導体で作製されたSiC製ダイオード素子5、ワイヤ配線6、主電極7,8、制御端子9,10、ケース11、絶縁封止材12などによって構成されている。Si製スイッチング素子4がSi半導体素子であり、SiC製ダイオード素子5がワイドバンドギャップ半導体素子である。
[0012]
 ベース板1は、電力用半導体モジュール100を外部の冷却器へ取り付けるものであり、ベース板1の一方の面(図1においては下側)に図示しない冷却器が外部から取り付けられる。ベース板1を介して、電力用半導体モジュール100内部で発生した熱は外部へ放出される。ベース板1の他方の面(図1においては上側)には絶縁基板2が半田などによって設置されている。絶縁基板2の一方の面(図1においては下側)はベース板1に取り付けられる面であるが、絶縁基板2の他方の面(図1においては上側)には電流経路となる導体パターン3が形成されている。
[0013]
 導体パターン3上にはSi製スイッチング素子4とSiC製ダイオード素子5とが実装されている。Si製スイッチング素子4はオン/オフ制御可能な半導体素子であれば良く、例えばIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などが用いられる。また、SiC製ダイオード素子5としては、例えばショットキーバリアダイオードやPiN(p-intrinsic-n)ダイオードなどが用いられる。
[0014]
 Si製スイッチング素子4とSiC製ダイオード素子5とは電気的には逆並列に接続されており、例えばSi製スイッチング素子4としてIGBTを用いる場合には、IGBTのコレクタとSiC製ダイオード素子5のカソードとが導体パターン3を介して電気的に接続される。Si製スイッチング素子4およびSiC製ダイオード素子5にはワイヤ配線6が施されており、導体パターン3およびワイヤ配線6を介して電気的に主電極7,8および制御端子9,10に接続されている。主電極7,8は、図示しない外部回路に接続され、電力変換器などの主回路を構成する。制御端子9,10には、Si製スイッチング素子4をオン/オフ制御する制御信号が外部回路から与えられる。なお、図1では電力用半導体モジュール内の構成をわかりやすく表示するために、主電極7,8および制御端子9,10を簡略化して記載している。
[0015]
 Si製スイッチング素子4やSiC製ダイオード素子5などの電力用半導体モジュール100を構成する部品類はケース11内に収納されている。そして、電力用半導体モジュール100内部の絶縁を保つため、ケース11内には絶縁封止材12が充填されている。
[0016]
 図2は、図1に示した状態から主電極7,8、制御端子9,10、ケース11、および絶縁封止材12を外した状態で電力用半導体モジュール100を上面から見た場合の電力用半導体モジュールの内部配置を示す上面図である。図2において、図1と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。
[0017]
 図1に示した主電極7は、導体パターン3上の主電極取り付け点13に接続され、主電極8、制御端子9,10はそれぞれ、主電極取り付け点14、制御端子取り付け点15,16に接続され、導体パターン3およびワイヤ配線6を介して、Si製スイッチング素子4やSiC製ダイオード素子5と電気的に接続されている。また、ベース板1には取り付け穴17が設けられており、電力用半導体モジュール100は取り付け穴17を利用して外部の冷却器などに取り付けられる。
[0018]
 Si製スイッチング素子4、SiC製ダイオード素子5は、電力用半導体モジュール100にそれぞれ複数個(図2では、Si製スイッチング素子4が16個、SiC製ダイオード素子5が32個)配置されている。図2において、複数のSi製スイッチング素子4は、電力用半導体モジュール100の中央領域にまとまって配置されている。本実施の形態における、中央領域とは、電力用半導体モジュール100を上面から見て左右を分断する帯状の領域のことである。複数のSiC製ダイオード素子5は、この中央領域の両側の領域に分かれて配置(電力用半導体モジュール100の両側に配置)されている。つまり、Si製スイッチング素子4は、複数のSiC製ダイオード素子5の間に挟まれるように配置されている。一例として、図2では、電力用半導体モジュール100の両側に16個ずつ分かれてSiC製ダイオード素子5が配置され、その間に16個のSi製スイッチング素子4が配置されている。
[0019]
 一般に、スイッチング素子やダイオード素子などの半導体素子を同一の電力用半導体モジュール内に多数実装する場合、各半導体素子の損失が仮に同じであっても、電力用半導体モジュールの中央領域に実装された半導体素子は放熱しにくいため、温度が上昇しやすい。一方、電力用半導体モジュールの両側または周辺部に実装された半導体素子は放熱しやすく、温度上昇しにくい。例えば、SiC製ダイオード素子を電力用半導体モジュールの中央領域に実装した場合、SiC製ダイオード素子が温度上昇しやすくなる。このため、SiC製ダイオード素子の並列数の増加やチップサイズの増大によって、SiC製ダイオード素子の発熱を抑え、放熱性を上げることが考えられるが、SiC製ダイオード素子のチップ総面積の増大によって電力用半導体モジュールの製造コストが高くなるという問題がある。
[0020]
 しかしながら、本実施の形態では、SiC製ダイオード素子5は、中央領域の両側に配置されており、中央領域に比べて放熱がしやすく、温度上昇が抑制されるため、SiC製ダイオード素子5の並列数の増加やチップサイズの増大によって、SiC製ダイオード素子5の発熱を抑える必要がない。一方、Si製スイッチング素子4は、温度上昇しやすい中央領域に配置されることになるが、Si製スイッチング素子4の並列数の増加やチップサイズの増大によって、Si製スイッチング素子4の温度上昇を抑制することができる。Si製スイッチング素子4はSiC製ダイオード素子5に比べて低コストで製造できるため、Si製スイッチング素子4のチップ総面積を増大させても、SiC製ダイオード素子5のチップ総面積の増大を抑えることができるので、電力用半導体モジュールを低コストで製造できる。
[0021]
 なお、SiC製ダイオード素子5は高温利用可能という特徴があり、温度上昇しやすい中央領域に配置して高温利用することが考えられるが、高温利用すると次のような悪影響がある。すなわち、高温の熱あおりによってSiC製ダイオード素子5の周辺にあるSi製スイッチング素子4等の部品や電力用半導体モジュールの周辺部品の温度が上昇し、ヒートサイクルに対する信頼性が低下する恐れがある。SiC製ダイオード素子5をSi製スイッチング素子4と同じ温度範囲で用いても、低損失、高耐圧といったSiC製ダイオード素子5の特徴は活かすことができる。また、絶縁封止材や半田などのダイオード素子周辺部品についてもSi製スイッチング素子4と同じ温度範囲で使用できるものが使用可能となり、ヒートサイクルに対する信頼性が損なわれない。しかしながら、上記の高温利用での悪影響が問題とならない範囲でSiC製ダイオード素子5を高温利用することは可能である。その際にも本発明を適用し、SiC製ダイオード素子5を中央領域の両側に配置すれば、SiC製ダイオード素子5のチップ総面積の増大を抑えられ、電力用半導体モジュールを低コストで製造できる。
[0022]
 ところで、本実施の形態における電力用半導体モジュール100では、Si製スイッチング素子4とSiC製ダイオード素子5とを、同じベース板1、同じ絶縁基板2上に配置している。Si製スイッチング素子、SiC製ダイオード素子をそれぞれ別々の絶縁基板、ベース板上に配置した場合には、熱干渉の影響が抑えられるという利点がある。しかしながら、スイッチング素子の損失が大きくなる運転条件とダイオード素子の損失が大きくなる運転条件が異なる場合がある。例えば、電力用半導体モジュールをインバータとしてモータ駆動に用いる場合、インバータ側からモータ側にエネルギーを供給する力行運転では、ダイオード素子に比べてスイッチング素子の通電時間が長く、スイッチング素子の損失が大きくなり、モータ側からインバータ側へエネルギーを供給する回生運転では、スイッチング素子に比べてダイオード素子の通電時間が長く、ダイオード素子の損失が大きくなる。
[0023]
 このため、Si製スイッチング素子4に比べてSiC製ダイオード素子5の損失が大きい運転条件では、Si製スイッチング素子4からの熱干渉の影響は小さく、SiC製ダイオード素子5の発熱を、絶縁基板2、ベース板1全体を使って放熱できるので、同じベース板1、絶縁基板2上にSi製スイッチング素子4とSiC製ダイオード素子5とを配置した方が、電力用半導体モジュール100全体の放熱性が向上する。また、同じベース板1、絶縁基板2上にSi製スイッチング素子4とSiC製ダイオード素子5とを配置した方が、部品点数が減り、配線も容易という利点もある。
[0024]
 本実施の形態における電力用半導体モジュールの構成は一例であり、Si製スイッチング素子4が電力用半導体モジュール100の中央領域に配置され、SiC製ダイオード素子5が中央領域の両側に配置されればよいので、電力用半導体モジュール100を構成する他の部品類の配置などに特に制約はない。例えば、主電極7,8や制御電極9,10とSi製スイッチング素子4やSiC製ダイオード素子5との間の接続についても、電気的に接続されていれば良く、主電極7,8に直接ワイヤ配線にて接続したり、ワイヤ配線を使わずにブスバーを用いた配線にしたりしても良い。このような場合、電力用半導体モジュール100内部のSi製スイッチング素子4やSiC製ダイオード素子5の配置が多少変わる可能性があるが、Si製スイッチング素子4が電力用半導体モジュール100の中央領域に、SiC製ダイオード素子5が中央領域の両側に配置されていれば良い。
[0025]
 以上のように、Si半導体で作製されたSi製スイッチング素子4を温度上昇しやすい電力用半導体モジュール100の中央領域に配置し、ワイドバンドギャップ半導体であるSiC半導体で作製されたSiC製ダイオード素子5を温度上昇しにくい電力用半導体モジュール100の両側に配置するので、SiC製ダイオード素子5の放熱性を上げることができ、Si製スイッチング素子4よりも高コストなSiC製ダイオード素子5のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュール100を得ることができる。
[0026]
 また、大電流を扱う電力変換装置に内蔵された電力用半導体モジュールにおいては、この電力変換装置が扱う大電流に応じて半導体素子のチップサイズを大きくしたり、並列数を増したりする必要があるが、半導体ウエハの欠陥が含まれる確率が高くなり、製造時の歩留まりが悪化することが想定される。製造時の歩留まりの悪化は製造コストの上昇となるため、半導体素子のチップサイズが小さく、並列数が少ない電力用半導体モジュールを内蔵した電力変換装置が必要となる。特に、ワイドバンドギャップ半導体素子は、相対的にSi半導体素子よりもウエハ欠陥が多いことから、歩留まりの悪化度合いが相対的にSi半導体素子よりも大きいので、相対的な耐熱温度が高いワイドバンドギャップ半導体素子であっても、チップサイズを小さくすることで、単位面積当たりの発熱量が増加することになる。しかしながら、本実施の形態のようにSi半導体で作製されたSi製スイッチング素子4を温度上昇しやすい電力用半導体モジュール100の中央領域に配置し、ワイドバンドギャップ半導体であるSiC半導体で作製されたSiC製ダイオード素子5を温度上昇しにくい電力用半導体モジュール100の両側に配置するので、SiC製ダイオード素子5の放熱性を上げることができ、ワイドバンドギャップ半導体素子のチップサイズを小さくすることができる。
[0027]
 なお、本実施の形態では、Si製スイッチング素子4を電力用半導体モジュール100の中央領域に配置し、SiC製ダイオード素子5を電力用半導体モジュール100の両側に配置している場合について説明した。しかしながら、SiC半導体で作製されたSiC製スイッチング素子およびSi半導体で作製されたSi製ダイオード素子を用い、Si製ダイオード素子を電力用半導体モジュールの中央領域に配置し、SiC製スイッチング素子を電力用半導体モジュールの両側に配置してもよい。この場合には、SiC製スイッチング素子およびSi製ダイオード素子の配置に応じて、導体パターン、ワイヤ配線、主電極、制御端子等も適正に配置される。このように、Si製ダイオード素子を温度上昇しやすい電力用半導体モジュールの中央領域に配置し、SiC製スイッチング素子を温度上昇しにくい電力半導体モジュールの両側に配置するので、たとえSi製ダイオード素子のチップ総面積が増大しても、Si製ダイオード素子よりも高コストなSiC製スイッチング素子のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュールを得ることができる。
[0028]
実施の形態2.
 図3は、この発明を実施するための実施の形態2における電力用半導体モジュールの内部配置を示す上面図である。図2と同様に、主電極、制御端子、ケース、および絶縁封止材を外した状態で電力用半導体モジュール200を上面から見た図である。実施の形態1では、Si製スイッチング素子4が電力用半導体モジュール100の中央領域に配置され、SiC製ダイオード素子5が中央領域の両側に配置されていたが、本実施の形態では、SiC製ダイオード素子5が中央領域を囲む周辺部に配置(電力用半導体モジュール200の周辺部に配置)されている点が実施の形態1と異なる。
[0029]
 Si製スイッチング素子4、SiC製ダイオード素子5は、電力用半導体モジュール200にそれぞれ複数個(図3では、Si製スイッチング素子4が16個、SiC製ダイオード素子5が32個)配置されている。図3において、複数のSi製スイッチング素子4は、電力用半導体モジュール200の中央領域にまとまって配置されている。本実施の形態における、中央領域とは、電力用半導体モジュール200を上面から見て中心部の領域のことである。複数のSiC製ダイオード素子5は、この中央領域を囲む周辺部に配置されている。つまり、SiC製ダイオード素子5に囲まれるようにSi製スイッチング素子4が電力用半導体モジュール200の中央領域に配置されている。一例として、図3では、外周を形成するように32個のSiC製ダイオード素子5が配置され、32個のSiC製ダイオード素子5に囲まれるように16個のSi製スイッチング素子4が配置されている。なお、Si製スイッチング素子4およびSiC製ダイオード素子5の配置変更に伴い、ワイヤ配線6や導体パターン3なども変更されている。
[0030]
 本実施の形態によれば、SiC製ダイオード素子5を電力用半導体モジュール200の中央領域を囲む周辺部に配置しており、実施の形態1の構成よりも更にSiC製ダイオード素子5の放熱性が良く、SiC製ダイオード素子5の温度上昇を抑制することができる。なお、SiC製ダイオード素子5は高温利用可能という特徴があるが、必ずしも高温で使う必要はなく、Si製スイッチング素子4と同じ温度範囲で用いても良い。
[0031]
 本実施の形態における電力用半導体モジュールの構成は一例であり、Si製スイッチング素子4が電力用半導体モジュール200の中央領域に配置され、SiC製ダイオード素子5が中央領域を囲む周辺部に配置されればよいので、実施の形態1と同様に、電力用半導体モジュール200を構成する他の部品類の配置などに特に制約はない。例えば、主電極7,8や制御電極9,10とSi製スイッチング素子4やSiC製ダイオード素子5との間の接続についても、電気的に接続されていれば良く、主電極7,8に直接ワイヤ配線にて接続したり、ワイヤ配線を使わずにブスバーを用いた配線にしたりしても良い。このような場合、電力用半導体モジュール200内部のSi製スイッチング素子4やSiC製ダイオード素子5の配置が多少変わる可能性があるが、Si製スイッチング素子4が電力用半導体モジュール200の中央領域に配置され、SiC製ダイオード素子5が中央領域を囲む周辺部に配置されていれば良い。
[0032]
 以上のように、Si半導体で作製されたSi製スイッチング素子4を温度上昇しやすい電力用半導体モジュール200の中央領域に配置し、ワイドバンドギャップ半導体であるSiC半導体で作製されたSiC製ダイオード素子5を温度上昇しにくい電力用半導体モジュール200の周辺部に配置するので、たとえSi製スイッチング素子4のチップ総面積が増大しても、Si製スイッチング素子4よりも高コストなSiC製ダイオード素子5のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュール200を得ることができる。
[0033]
 なお、本実施の形態では、Si製スイッチング素子4を電力用半導体モジュール200の中央領域に配置し、SiC製ダイオード素子5を電力用半導体モジュール200の周辺部に配置している場合について説明した。しかしながら、SiC半導体で作製されたSiC製スイッチング素子およびSi半導体で作製されたSi製ダイオード素子を用い、Si製ダイオード素子を電力用半導体モジュールの中央領域に配置し、SiC製スイッチング素子を電力用半導体モジュールの周辺部に配置してもよい。この場合には、SiC製スイッチング素子およびSi製ダイオード素子の配置に応じて、導体パターン、ワイヤ配線、主電極、制御端子等も適正に配置される。このように、Si製ダイオード素子を温度上昇しやすい電力用半導体モジュールの中央領域に配置し、SiC製スイッチング素子を温度上昇しにくい電力用半導体モジュールの周辺部に配置するので、たとえSi製ダイオード素子のチップ総面積が増大しても、Si製ダイオード素子よりも高コストなSiC製スイッチング素子のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュールを得ることができる。
[0034]
実施の形態3.
 図4は、この発明を実施するための実施の形態3における電力用半導体モジュールの内部配置を示す上面図である。図2と同様に、主電極、制御端子、ケース、および絶縁封止材を外した状態で電力用半導体モジュール300を上面から見た図である。本実施の形態では、Si製スイッチング素子4とSiC製ダイオード素子5が別々の絶縁基板18,19上に実装されている点が実施の形態1と異なる。Si製スイッチング素子4は、スイッチング素子用絶縁基板18に、SiC製ダイオード素子5は、ダイオード素子用絶縁基板19にそれぞれ実装されている。また、Si製スイッチング素子4とSiC製ダイオード素子5が別々の絶縁基板18,19に実装されるため、スイッチング素子用絶縁基板18の導体パターンとダイオード素子用絶縁基板19の導体パターンを電気的に接続するワイヤ配線20を別途設けている。なお、ワイヤ配線を用いなくても、電気的に接続されれば良く、例えば、主電極7,8に直接ワイヤ配線にて接続したり、ワイヤ配線を使わずにブスバーを用いた配線にしたりしても良い。
[0035]
 実施の形態1、2における電力用半導体モジュールのように、Si製スイッチング素子4とSiC製ダイオード素子5とが同一の絶縁基板2上に実装されている場合、Si製スイッチング素子4とSiC製ダイオード素子5との熱干渉が大きい。本実施の形態は、このような熱干渉の影響を軽減するためのものであり、Si製スイッチング素子4とSiC製ダイオード素子5が別々の絶縁基板18,19上に実装されている。Si製スイッチング素子4とSiC製ダイオード素子5とが同時に発熱する動作条件において、SiC製ダイオード素子5がSi製スイッチング素子4からの熱干渉の影響を受けにくくなり、SiC製ダイオード素子5の温度上昇を抑制することができる。また、SiC製ダイオード素子5を高温利用する場合には、Si製スイッチング素子4へのSiC製ダイオード素子5の熱干渉を小さくする効果も得られる。
[0036]
 なお、スイッチング素子用絶縁基板18とダイオード素子用絶縁基板19とは同じ材質であっても良いし、SiC製ダイオード素子5を高温で利用する場合には耐熱性やヒートサイクル性を考慮して異なる材質のものを用いても良い。
[0037]
 また、SiC半導体で作製されたSiC製スイッチング素子およびSi半導体で作製されたSi製ダイオード素子を用い、Si製ダイオード素子を電力用半導体モジュールの中央領域に配置し、SiC製スイッチング素子を電力用半導体モジュールの周辺部に配置する場合には、Si製ダイオード素子が絶縁基板18上に、SiC製スイッチング素子が絶縁基板19上に実装される。
[0038]
 以上のように、Si製スイッチング素子4とSiC製ダイオード素子5が別々の絶縁基板18,19上に実装されているので、SiC製ダイオード素子5がSi製スイッチング素子4からの熱干渉の影響を受けにくくなり、SiC製ダイオード素子5の温度上昇を抑制することができる。
[0039]
実施の形態4.
 図5は、この発明を実施するための実施の形態4における電力用半導体モジュールの内部配置を示す上面図である。図2と同様に、主電極、制御端子、ケース、および絶縁封止材を外した状態で電力用半導体モジュール400を上面から見た図である。本実施の形態では、Si製スイッチング素子4が実装されたスイッチング素子用絶縁基板18とSiC製ダイオード素子5が実装されたダイオード素子用絶縁基板19が別々のベース板21,22上に取り付けられている点が実施の形態3と異なる。Si製スイッチング素子4が実装されたスイッチング素子用絶縁基板18がスイッチング素子用ベース板21に取り付けられ、SiC製ダイオード素子5が実装されたダイオード素子用絶縁基板19は、ダイオード素子用ベース板22に取り付けられている。図5では、スイッチング素子用ベース板21の両側にダイオード素子用ベース板22が設けられている。樹脂などの断熱性材料23によってスイッチング素子用ベース板21とダイオード素子用ベース板22との間は接続されている。また、各ベース板21,22には、取り付け穴17が設けられている。
[0040]
 実施の形態1~3における電力用半導体モジュールのように、Si製スイッチング素子4とSiC製ダイオード素子5とが同一のベース板1上に実装されている場合、Si製スイッチング素子4とSiC製ダイオード素子5との熱干渉が大きい。本実施の形態は、このような熱干渉の影響を軽減するためのものであり、Si製スイッチング素子4とSiC製ダイオード素子5が別々のベース板21,22上に実装されている。Si製スイッチング素子4とSiC製ダイオード素子5とが同時に発熱する動作条件において、SiC製ダイオード素子5がSi製スイッチング素子4からの熱干渉の影響を受けにくくなり、SiC製ダイオード素子5の温度上昇を抑制することができる。また、SiC製ダイオード素子5を高温利用する場合には、Si製スイッチング素子4へのSiC製ダイオード素子5の熱干渉を小さくする効果も得られる。
[0041]
 なお、SiC半導体で作製されたSiC製スイッチング素子およびSi半導体で作製されたSi製ダイオード素子を用い、Si製ダイオード素子を電力用半導体モジュールの中央領域に配置し、SiC製スイッチング素子を電力用半導体モジュールの周辺部に配置する場合には、Si製ダイオード素子がベース板21上に、SiC製スイッチング素子がベース板22上に実装される。
[0042]
 以上のように、Si製スイッチング素子4とSiC製ダイオード素子5が別々のベース板21,22上に実装されているので、SiC製ダイオード素子5がSi製スイッチング素子4からの熱干渉の影響を受けにくくなり、SiC製ダイオード素子5の温度上昇を抑制することができる。
[0043]
実施の形態5.
 図6は、この発明を実施するための実施の形態5における電力用半導体モジュールの断面図であり、電力用半導体モジュールの断面を簡略化して示した図である。図6には、主電極および制御端子を示していない。本実施の形態における電力用半導体モジュール500では、ケース11内に充填される絶縁封止材を1種類とせずに、高耐熱絶縁封止材24および低耐熱絶縁封止材25の2種類を用いている点が実施の形態1~4と異なる。SiC製ダイオード素子5の周辺には高耐熱絶縁封止材24を用い、それ以外の部分の、Si製スイッチング素子4の周辺などには高耐熱封止材24に比べて耐熱性の低い低耐熱絶縁封止材25を用いている。
[0044]
 高耐熱絶縁封止材24としては、例えばフッ素系樹脂やポリイミド、ポリアミド、エポキシ、さらには、架橋密度を上げたり、金属酸化物を添加したりして耐熱性を高めたシリコーン系樹脂が用いられる。低耐熱絶縁封止材25としては、シリコーンゲル、シリコーンゴムなどが用いられる。高耐熱絶縁封止材24は、SiC製ダイオード素子5と、SiC製ダイオード素子5に接続されるワイヤ配線6とを覆うことが望ましく、ヒートサイクルに対する信頼性を確保するためには、ワイヤ配線が異なる2種類の絶縁封止材24,25間にまたがらない方が望ましい。
[0045]
 このように、SiC製ダイオード素子5の周辺に高耐熱絶縁封止材24を用いることによって、SiC製ダイオード素子5を高温まで利用可能となる。また、Si製スイッチング素子4の周辺など、それ以外の部分に低耐熱絶縁封止材25を用いているが、低耐熱絶縁封止材25は高耐熱絶縁封止材24に比べれば安価なため、高耐熱絶縁封止材24のみを用いる場合に比べて、コストを抑えることができる。また、フッ素系樹脂やポリイミド、ポリアミドなど、高耐熱絶縁封止材によっては厚膜化が困難な場合もあり、本実施の形態のように高耐熱絶縁封止材24をSiC製ダイオード素子5周辺のみを覆うように限定することによって、厚膜化の困難な高耐熱絶縁封止材を用いることも可能となる。
[0046]
 図6は、Si製スイッチング素子4とSiC製ダイオード素子5が、別々のベース板21,22や別々の絶縁基板18,19に実装されている場合を示しているが、実施の形態1~3における電力用半導体モジュールのように、Si製スイッチング素子4とSiC製ダイオード素子5とが同一のベース板1に取り付けられた同一の絶縁基板2に実装される場合や、ベース板1は同一であるが別々の絶縁基板18,19上に実装される場合などにおいても適用することができる。
[0047]
 以上のように、SiC製ダイオード素子5が配置された領域を覆う高耐熱絶縁封止材24は、Si製スイッチング素子4が配置された領域を覆う低耐熱絶縁封止材25よりも高耐熱特性を有するので、SiC製ダイオード素子5を高温まで利用可能となり、SiC製ダイオード素子5の並列数の増加させる必要がなく、SiC製ダイオード素子5のチップ総面積の増大が抑えられ、低コストで製造できる電力用半導体モジュール500を得ることができる。
[0048]
 なお、全ての実施の形態において、ダイオード素子にSiC半導体を用いる場合について説明を行ったが、Si製スイッチング素子に比べてダイオード素子の方が低損失、高温利用可能といった特徴を有していれば良く、例えばダイオード素子に窒化ガリウム系材料、またはダイヤモンドなど他のワイドバンドギャップ半導体を用いても良い。

符号の説明

[0049]
 1 ベース板、2 絶縁基板、3 導体パターン、4 Si製スイッチング素子、5 SiC製ダイオード素子、6,20 ワイヤ配線、7,8 主電極、9,10 制御端子、11 ケース、12 絶縁封止材、13,14 主電極取り付け点、15,16 制御端子取り付け点、17 取り付け穴、18 スイッチング素子用絶縁基板、19 ダイオード素子用絶縁基板、21 スイッチング素子用ベース板、22 ダイオード素子用ベース板、23 断熱性材料、24 高耐熱絶縁封止材、25 低耐熱絶縁封止材、100,200,300,400,500 電力用半導体モジュール。

請求の範囲

[請求項1]
Si半導体素子と、ワイドバンドギャップ半導体素子とを備えた電力用半導体モジュールであって、
前記Si半導体素子は、前記電力用半導体モジュールの中央領域に配置され、
前記ワイドバンドギャップ半導体素子は、前記中央領域の両側または前記中央領域を囲む周辺部に配置されたことを特徴とする電力用半導体モジュール。
[請求項2]
Si半導体素子と、ワイドバンドギャップ半導体素子とを備えた電力用半導体モジュールであって、
前記Si半導体素子は、複数の前記ワイドバンドギャップ半導体素子に挟まれるように配置、または囲まれるように配置されたことを特徴とする電力用半導体モジュール。
[請求項3]
前記Si半導体素子はスイッチング素子であり、前記ワイドバンドギャップ半導体素子はダイオード素子であることを特徴とする請求項1または請求項2に記載の電力用半導体モジュール。
[請求項4]
前記Si半導体素子はダイオード素子であり、前記ワイドバンドギャップ半導体素子はスイッチング素子であることを特徴とする請求項1または請求項2に記載の電力用半導体モジュール。
[請求項5]
前記Si半導体素子および前記ワイドバンドギャップ半導体素子は、同一の絶縁基板に実装されたことを特徴とする請求項1~4のいずれか1項に記載の電力用半導体モジュール。
[請求項6]
前記Si半導体素子および前記ワイドバンドギャップ半導体素子は、それぞれ別々の絶縁基板に実装されたことを特徴とする請求項1~4のいずれか1項に記載の電力用半導体モジュール。
[請求項7]
前記Si半導体素子が実装された絶縁基板および前記ワイドバンドギャップ半導体素子が実装された絶縁基板は、同一のベース板上に設置されたことを特徴とする請求項5または6に記載の電力用半導体モジュール。
[請求項8]
前記Si半導体素子が実装された絶縁基板および前記ワイドバンドギャップ半導体素子が実装された絶縁基板は、それぞれ別々のベース板上に設置されたことを特徴とする請求項6に記載の電力用半導体モジュール。
[請求項9]
前記ワイドバンドギャップ半導体素子が配置された領域を覆う絶縁封止材は、前記Si半導体素子が配置された領域を覆う絶縁封止材よりも高耐熱特性を有することを特徴とする請求項1~8のいずれか1項に記載の電力用半導体モジュール。
[請求項10]
前記ワイドバンドギャップ半導体素子が配置された領域を覆う絶縁封止材は、フッ素系樹脂、ポリイミド、ポリアミド、エポキシ、高耐熱シリコーン系樹脂のいずれかで形成され、前記Si半導体素子が配置された領域を覆う絶縁封止材は、シリコーンゲルまたはシリコーンゴムで形成されたことを特徴とする請求項1~8のいずれか1項に記載の電力用半導体モジュール。
[請求項11]
前記ワイドバンドギャップ半導体素子は、シリコンカーバイト、窒化ガリウム系材料、またはダイヤモンドで作製されたことを特徴とする請求項1~10のいずれか1項に記載の電力用半導体モジュール。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]