ご意見送信
設定

設定

出願の表示

1. WO2012137412 - 半導体装置およびその製造方法

パーマリンク
公開番号 WO/2012/137412
公開日 11.10.2012
国際出願番号 PCT/JP2012/001677
国際出願日 12.03.2012
IPC
H01L 29/06 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
06半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H01L 21/02 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
H01L 21/265 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
26波または粒子の輻射線の照射
263高エネルギーの輻射線を有するもの
265イオン注入法
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 29/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
02半導体本体
12構成材料に特徴のあるもの
H01L 29/47 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
40電極
43構成材料に特徴のあるもの
47ショットキー障壁電極
CPC
H01L 21/046
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
0445the devices having semiconductor bodies comprising crystalline silicon carbide
0455Making n or p doped regions or layers, e.g. using diffusion
046using ion implantation
H01L 21/26506
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
26Bombardment with radiation
263with high-energy radiation
265producing ion implantation
26506in group IV semiconductors
H01L 2223/5442
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
5442comprising non digital, non alphanumeric information, e.g. symbols
H01L 2223/54426
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54426for alignment
H01L 2223/54453
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54453for use prior to dicing
H01L 23/544
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
544Marks applied to semiconductor devices ; or parts; , e.g. registration marks, ; alignment structures, wafer maps
出願人
  • 三菱電機株式会社 Mitsubishi Electric Corporation [JP]/[JP] (AllExceptUS)
  • 大塚　健一 OHTSUKA, Kenichi (UsOnly)
  • 渡邊　寛 WATANABE, Hiroshi (UsOnly)
発明者
  • 大塚　健一 OHTSUKA, Kenichi
  • 渡邊　寛 WATANABE, Hiroshi
代理人
  • 高橋　省吾 TAKAHASHI, Shogo
優先権情報
2011-08372505.04.2011JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
front page image
要約
(EN)
During production of a terminus structure of a semiconductor device, there have been cases of an increased number of ion implantation steps or photolithography steps, and of increased production costs. To solve this problem, this semiconductor device is provided with: an n-type drift layer formed on a semiconductor substrate; an element region formed in the surface layer portion of the drift layer; a recess portion formed in a ring shape in the drift layer, the recess portion being formed at a predetermined distance to the outside from the element region; and a p-type impurity region that is formed extending from the bottom portion of the recess portion to the inside of the recess portion, the p-type impurity region being thicker at locations where the recess portion is absent than at locations where the recess portion is present.
(FR)
Durant la production d'une structure de borne d'un dispositif à semi-conducteur, il y a eu des cas de nombre accru d'étapes d'implantation d'ions ou d'étapes de photolithographie, et de coûts de production accrus. Pour résoudre ce problème, le dispositif à semi-conducteur de l'invention comporte : une couche de dérive de type n formée sur un substrat semi-conducteur ; une région élémentaire formée dans la partie de couche de surface de la couche de dérive ; une partie de renfoncement formée selon une forme d'anneau dans la couche de dérive, la partie de renfoncement étant formée à une distance prédéterminée de l'extérieur par rapport à la région élémentaire ; et une région d'impuretés de type p qui est formée en s'étendant à partir de la partie inférieure de la partie de renfoncement vers l'intérieur de la partie de renfoncement, la région d'impuretés de type p étant plus épaisse à des emplacements où la partie de renfoncement est absente qu'à des emplacements où la partie de renfoncement est présente.
(JA)
　半導体装置の終端構造を製造する際に、イオン注入の工程またはフォトリソグラフィー工程の数が増加して、製造コストが増加する場合があった。これを解決するために、半導体基板上に形成されたｎ型のドリフト層と、ドリフト層の表層部に形成された素子領域と、素子領域から所定の間隔をおいて外側のドリフト層にリング状に形成されたリセス部と、リセス部の底部からリセス部の内側にわたって形成され、リセス部のある箇所よりリセス部のない箇所で厚いｐ型の不純物領域とを備えた半導体装置にする。
他の公開
US20140021490
CN103460386
DE112012001587
JPWO2012137412
DE1120120015878
国際事務局に記録されている最新の書誌情報
# -