処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 火曜日 27.07.2021 (12:00 午後 CEST)
設定

設定

出願の表示

1. WO2012011480 - 層間絶縁層形成方法及び半導体装置

公開番号 WO/2012/011480
公開日 26.01.2012
国際出願番号 PCT/JP2011/066395
国際出願日 20.07.2011
IPC
H01L 21/318 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
314無機物層
318窒化物からなるもの
C23C 16/455 2006.1
C化学;冶金
23金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法または化学蒸着による被覆一般
16ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
44被覆の方法に特徴のあるもの
455ガスを反応室に導入するため,または反応室のガス流を変えるために使われる方法に特徴があるもの
C23C 16/511 2006.1
C化学;冶金
23金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法または化学蒸着による被覆一般
16ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
44被覆の方法に特徴のあるもの
50放電を用いるもの
511マイクロ波放電を用いるもの
H01L 21/31 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
H01L 21/768 2006.1
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
768装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
CPC
C23C 16/342
CCHEMISTRY; METALLURGY
23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
16Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
22characterised by the deposition of inorganic material, other than metallic material
30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
34Nitrides
342Boron nitride
C23C 16/511
CCHEMISTRY; METALLURGY
23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
16Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
44characterised by the method of coating
50using electric discharges
511using microwave discharges
H01L 21/02112
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02107Forming insulating materials on a substrate
02109characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
02112characterised by the material of the layer
H01L 21/02274
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02107Forming insulating materials on a substrate
02225characterised by the process for the formation of the insulating layer
0226formation by a deposition process
02263deposition from the gas or vapour phase
02271deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
02274in the presence of a plasma [PECVD]
H01L 21/76801
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76801characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
出願人
  • 東京エレクトロン株式会社 TOKYO ELECTRON LIMITED [JP]/[JP] (AllExceptUS)
  • 宮谷 光太郎 MIYATANI, Kotaro [JP]/[JP] (UsOnly)
  • 根本 剛直 NEMOTO, Takenao [JP]/[JP] (UsOnly)
  • 黒鳥 託也 KUROTORI, Takuya [JP]/[JP] (UsOnly)
  • 小林 保男 KOBAYASHI, Yasuo [JP]/[JP] (UsOnly)
  • 野沢 俊久 NOZAWA, Toshihisa [JP]/[JP] (UsOnly)
発明者
  • 宮谷 光太郎 MIYATANI, Kotaro
  • 根本 剛直 NEMOTO, Takenao
  • 黒鳥 託也 KUROTORI, Takuya
  • 小林 保男 KOBAYASHI, Yasuo
  • 野沢 俊久 NOZAWA, Toshihisa
代理人
  • 河野 登夫 KOHNO, Takao
優先権情報
2010-16421221.07.2010JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) INTERLAYER INSULATING LAYER FORMATION METHOD AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FORMATION D'UNE COUCHE ISOLANTE INTERCALAIRE ET DISPOSITIF À SEMICONDUCTEUR
(JA) 層間絶縁層形成方法及び半導体装置
要約
(EN)
Provided are: an interlayer insulating layer formation method which enables the formation of an interlayer insulating layer having excellent mechanical strength and moisture absorption resistance and a low dielectric constant; and a semiconductor device having reduced wiring delay. A method for forming an interlayer insulating layer for a semiconductor device by a plasma CVD method comprises the steps of: installing a substrate to a treatment vessel having reduced pressure; supplying a plasma generation gas to a first space (1a) placed apart from the substrate; exciting the plasma generation gas in the first space (1a); and supplying a raw material gas comprising a boron compound having at least a hydrogen group or a hydrocarbon group to a second space (1b) formed between the first space (1a) and the substrate. A semiconductor device wherein multilayer interconnection is achieved through an interlayer insulating layer having an amorphous structure containing boron, carbon and nitrogen formed therein, and wherein a hydrocarbon group or an alkylamino group is allowed to co-exist in an amorphous structure containing hexagonal and cubic boron nitride in the interlayer insulating layer.
(FR)
L'invention concerne : un procédé de formation d'une couche isolante intercalaire, qui permet la formation d'une couche isolante intercalaire présentant d'excellentes propriétés de résistance mécanique et de résistance à l'absorption d'humidité et une faible constante diélectrique ; et un dispositif à semiconducteur caractérisé par un retard de câblage réduit. Un procédé de formation d'une couche isolante intercalaire pour dispositif à semiconducteur par un procédé de CVD à plasma comporte les étapes consistant à : installer un substrat dans un récipient de traitement sous pression réduite ; amener un gaz de génération de plasma à un premier espace (1a) placé à l'écart du substrat ; exciter le gaz de génération de plasma présent dans le premier espace (1a) ; et amener une matière première gazeuse comportant un composé de bore comprenant au moins un groupe hydrogène ou un groupe hydrocarbure à un deuxième espace (1b) formé entre le premier espace (1a) et le substrat. Dans un dispositif à semiconducteur selon l'invention, une interconnexion multicouche est réalisée par l'intermédiaire d'une couche isolante intercalaire dans laquelle est formée une structure amorphe contenant du bore, du carbone et de l'azote, caractérisée en ce qu'un groupe hydrocarbure ou un groupe alkylamino est autorisé à coexister dans une structure amorphe contenant du nitrure de bore hexagonal et cubique dans la couche isolante intercalaire.
(JA)
 機械的強度及び耐吸湿性に優れた低誘電率の層間絶縁層を形成することができる層間絶縁層形成方法を提供する。また、配線遅延を低減させた半導体装置を提供する。 半導体装置の層間絶縁層をプラズマCVD法にて形成する方法において、減圧された処理容器内へ基板を搬入する工程と、前記基板から離隔した第1空間1aにプラズマ生成ガスを供給する工程と、前記第1空間1aにて前記プラズマ生成ガスを励起する工程と、前記第1空間1aと前記基板との間の第2空間1bに、少なくとも水素基又は炭化水素基を含むボロン化合物を含む原料ガスを供給する工程とを有する。 また、ホウ素、炭素及び窒素を含むアモルファス構造が形成された層間絶縁層を介して多層配線された半導体装置において、前記層間絶縁層に、六方晶及び立方晶の窒化ホウ素を含むアモルファス構造中に炭化水素基又はアルキルアミノ基を混在させる。
国際事務局に記録されている最新の書誌情報