国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2012011480) 層間絶縁層形成方法及び半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/011480 国際出願番号: PCT/JP2011/066395
国際公開日: 26.01.2012 国際出願日: 20.07.2011
IPC:
H01L 21/318 (2006.01) ,C23C 16/455 (2006.01) ,C23C 16/511 (2006.01) ,H01L 21/31 (2006.01) ,H01L 21/768 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
314
無機物層,
318
窒化物からなるもの
C 化学;冶金
23
金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C
金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般
16
ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
44
被覆の方法に特徴のあるもの
455
ガスを反応室に導入するため,または反応室のガス流を変えるために使われる方法に特徴があるもの
C 化学;冶金
23
金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C
金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般
16
ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
44
被覆の方法に特徴のあるもの
50
放電を用いるもの
511
マイクロ波放電を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71
グループ21/70で限定された装置の特定部品の製造
768
装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
出願人:
東京エレクトロン株式会社 TOKYO ELECTRON LIMITED [JP/JP]; 東京都港区赤坂五丁目3番1号 3-1, Akasaka 5-chome, Minato-ku, Tokyo 1076325, JP (AllExceptUS)
宮谷 光太郎 MIYATANI, Kotaro [JP/JP]; JP (UsOnly)
根本 剛直 NEMOTO, Takenao [JP/JP]; JP (UsOnly)
黒鳥 託也 KUROTORI, Takuya [JP/JP]; JP (UsOnly)
小林 保男 KOBAYASHI, Yasuo [JP/JP]; JP (UsOnly)
野沢 俊久 NOZAWA, Toshihisa [JP/JP]; JP (UsOnly)
発明者:
宮谷 光太郎 MIYATANI, Kotaro; JP
根本 剛直 NEMOTO, Takenao; JP
黒鳥 託也 KUROTORI, Takuya; JP
小林 保男 KOBAYASHI, Yasuo; JP
野沢 俊久 NOZAWA, Toshihisa; JP
代理人:
河野 登夫 KOHNO, Takao; 大阪府大阪市中央区釣鐘町二丁目4番3号 河野特許事務所 KOHNO PATENT OFFICE, 4-3, Tsuriganecho 2-chome, Chuo-ku, Osaka-shi, Osaka 5400035, JP
優先権情報:
2010-16421221.07.2010JP
発明の名称: (EN) INTERLAYER INSULATING LAYER FORMATION METHOD AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FORMATION D'UNE COUCHE ISOLANTE INTERCALAIRE ET DISPOSITIF À SEMICONDUCTEUR
(JA) 層間絶縁層形成方法及び半導体装置
要約:
(EN) Provided are: an interlayer insulating layer formation method which enables the formation of an interlayer insulating layer having excellent mechanical strength and moisture absorption resistance and a low dielectric constant; and a semiconductor device having reduced wiring delay. A method for forming an interlayer insulating layer for a semiconductor device by a plasma CVD method comprises the steps of: installing a substrate to a treatment vessel having reduced pressure; supplying a plasma generation gas to a first space (1a) placed apart from the substrate; exciting the plasma generation gas in the first space (1a); and supplying a raw material gas comprising a boron compound having at least a hydrogen group or a hydrocarbon group to a second space (1b) formed between the first space (1a) and the substrate. A semiconductor device wherein multilayer interconnection is achieved through an interlayer insulating layer having an amorphous structure containing boron, carbon and nitrogen formed therein, and wherein a hydrocarbon group or an alkylamino group is allowed to co-exist in an amorphous structure containing hexagonal and cubic boron nitride in the interlayer insulating layer.
(FR) L'invention concerne : un procédé de formation d'une couche isolante intercalaire, qui permet la formation d'une couche isolante intercalaire présentant d'excellentes propriétés de résistance mécanique et de résistance à l'absorption d'humidité et une faible constante diélectrique ; et un dispositif à semiconducteur caractérisé par un retard de câblage réduit. Un procédé de formation d'une couche isolante intercalaire pour dispositif à semiconducteur par un procédé de CVD à plasma comporte les étapes consistant à : installer un substrat dans un récipient de traitement sous pression réduite ; amener un gaz de génération de plasma à un premier espace (1a) placé à l'écart du substrat ; exciter le gaz de génération de plasma présent dans le premier espace (1a) ; et amener une matière première gazeuse comportant un composé de bore comprenant au moins un groupe hydrogène ou un groupe hydrocarbure à un deuxième espace (1b) formé entre le premier espace (1a) et le substrat. Dans un dispositif à semiconducteur selon l'invention, une interconnexion multicouche est réalisée par l'intermédiaire d'une couche isolante intercalaire dans laquelle est formée une structure amorphe contenant du bore, du carbone et de l'azote, caractérisée en ce qu'un groupe hydrocarbure ou un groupe alkylamino est autorisé à coexister dans une structure amorphe contenant du nitrure de bore hexagonal et cubique dans la couche isolante intercalaire.
(JA)  機械的強度及び耐吸湿性に優れた低誘電率の層間絶縁層を形成することができる層間絶縁層形成方法を提供する。また、配線遅延を低減させた半導体装置を提供する。 半導体装置の層間絶縁層をプラズマCVD法にて形成する方法において、減圧された処理容器内へ基板を搬入する工程と、前記基板から離隔した第1空間1aにプラズマ生成ガスを供給する工程と、前記第1空間1aにて前記プラズマ生成ガスを励起する工程と、前記第1空間1aと前記基板との間の第2空間1bに、少なくとも水素基又は炭化水素基を含むボロン化合物を含む原料ガスを供給する工程とを有する。 また、ホウ素、炭素及び窒素を含むアモルファス構造が形成された層間絶縁層を介して多層配線された半導体装置において、前記層間絶縁層に、六方晶及び立方晶の窒化ホウ素を含むアモルファス構造中に炭化水素基又はアルキルアミノ基を混在させる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
Also published as:
US20130130513CN103026473JPWO2012011480KR1020130041120