国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2012011225) 半導体装置及びその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/011225 国際出願番号: PCT/JP2011/003560
国際公開日: 26.01.2012 国際出願日: 22.06.2011
IPC:
H01L 21/331 (2006.01) ,H01L 21/76 (2006.01) ,H01L 29/732 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
328
バイポーラ型の装置,例.ダイオード,トランジスタ,サイリスタ,の製造のための多段階工程
33
装置が3つ以上の電極からなるもの
331
トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71
グループ21/70で限定された装置の特定部品の製造
76
構成部品間の分離領域の形成
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70
バイポーラ装置
72
トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
73
バイポーラ接合トランジスタ
732
縦型トランジスタ
出願人:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
田中 光男 TANAKA, Mitsuo; null (UsOnly)
佐野 恒一郎 SANO, Tsuneichiro; null (UsOnly)
松井 靖 MATSUI, Osamu; null (UsOnly)
発明者:
田中 光男 TANAKA, Mitsuo; null
佐野 恒一郎 SANO, Tsuneichiro; null
松井 靖 MATSUI, Osamu; null
代理人:
新居 広守 NII, Hiromori; 大阪府大阪市淀川区西中島5丁目3番10号タナカ・イトーピア新大阪ビル6階新居国際特許事務所内 c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011, JP
優先権情報:
2010-16436821.07.2010JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
要約:
(EN) Provided is a semiconductor device which is capable of reducing leakage current even in cases where the transistor area is decreased. A semiconductor device (1) of the present invention comprises: a p-type semiconductor substrate (10); a first n-type collector diffusion layer (21) that is formed in the p-type semiconductor substrate (10); a deep trench (11) that is formed in the p-type semiconductor substrate (10) so as to surround the first n-type collector diffusion layer (21); a p-type channel stopper layer (30) that is formed below the deep trench (11); and an n-type diffusion layer (50) that is formed between the side wall of the deep trench (11) and the first n-type collector diffusion layer (21).
(FR) L'invention concerne un dispositif semi-conducteur qui permet de réduire le courant de fuite, même dans les cas où la surface des transistors est réduite. Ledit dispositif semi-conducteur (1) comprend : un substrat semi-conducteur de type p (10) ; une première couche de diffusion de collecteur de type n (21) formée dans le substrat semi-conducteur de type p (10) ; une tranchée profonde (11) formée dans le substrat semi-conducteur de type p (10) de manière à entourer la première couche de diffusion de collecteur de type n (21) ; une couche d'arrêt de canal de type p (30) formée en dessous de la tranchée profonde (11) ; et une couche de diffusion de type n (50) formée entre la paroi latérale de la tranchée profonde (11) et la première couche de diffusion de collecteur de type n (21).
(JA)  トランジスタ面積を縮小化した場合でも、リーク電流を低減することができる半導体装置を提供する。本発明に係る半導体装置(1)は、p型半導体基板(10)と、p型半導体基板(10)に形成された第1のn型コレクタ拡散層(21)と、第1のn型コレクタ拡散層(21)を囲むようにp型半導体基板(10)に形成されたディープトレンチ(11)と、ディープトレンチ(11)の下方に形成されたp型チャネルストッパ層(30)と、ディープトレンチ(11)の側壁と第1のn型コレクタ拡散層(21)との間に形成されたn型拡散層(50)とを有する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)